• Journal of international Conference on Electrical Machines and Systems
• /
• 제1권1호
• /
• pp.67-76
• /
• 2012

Due to the increasing amount of applications of power electronic ac-dc converters, it is necessary to design a single-stage converter that can reliably perform both buck and boost operations. Traditionally, this can be achieved by double-stage conversion (ac/dc-dc/dc) which ultimately leads to less efficiency and a more complex control system. This paper discusses two types of modern ac-dc converters. First, the novel impedance-source ac-dc converter, abbreviated as custom Z-source rectifier, is analyzed; and then, switched inductor (SL) Z-source ac-dc converter is proposed. This paper describes the Z-source rectifiers' operating principles, the concepts behind them, and their superiorities. Analysis and simulation results show that the proposed custom Z-source rectifier can step up and step down voltage; and the main advantage of the SL Z-source ac-dc converter is its high step-up capability. Low ripple of the output dc voltage is the other advantage of the proposed converters. Finally, the SL Z-source ac-dc converter is compared with the custom Z-source ac-dc converter.

• 한국정보통신학회논문지
• /
• 제8권7호
• /
• pp.1442-1447
• /
• 2004

본 논문에서는 HDD나 LAN 둥에 응용하기 위하여 아날로그 신호와 디지털 신호를 동시에 처리하는 VLSI의 내장용 회로로 사용하기에 적합한 CMOS 6-비트 폴딩-인터폴레이팅 AD 변환기를 설계하였다. 고속 데이터 통신에 사용하기 위하여 VLSI에 내장되는 아날로그 회로는 작은 칩의 크기와 적은 소비전력, 빠른 데이터 처리속도를 필요로 한다. 제안한 폴딩-인터폴레이팅 AD 변환기는 서로 다른 원리로 동작하는 2 개의 폴더를 캐스케이드로 결합하여 전압비교기와 인터폴레이션 저항의 개수를 현저히 줄일 수 있으므로 내장형 AD 변환기의 설계에 많은 장점을 제공한다 설계 공정은 0.25${\mu}m$ double-poly 2 metal n-well CMOS 공정을 사용하였다. 모의실험결과 2.5V 전원전압을 인가하고 500MHz의 샘플링 주파수에서 27mW의 전력을 소비하였으며 INL과 DNL은 각각 $\pm$0.lLSB, $\pm$0.15LSB이고 SNDR은 10MHz 입력신호에서 42dB로 측정되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.113-115
• /
• 2008

At the high speed operation, the high demagnetization voltage can reduce the negative torque, so the output power and efficiency can be improved. In this paper, a novel power converter for single phase SRM with high demagnetization voltage is proposed. A simple passive capacitor circuit is added in the front-end, which consists of three diodes and one capacitor. Based on this passive network, the two capacitors can be connected in series and parallel, so the phase winding of SRM obtains general do-link voltage in excitation mode and the double dc-link voltage in demagnetization mode. The operation modes of the proposed converter are analyzed in detail. Some computer simulation results is done to verify the performance of proposed converter.

• 전력전자학회논문지
• /
• 제20권2호
• /
• pp.167-174
• /
• 2015

This study describes how digital time delay deteriorates control performance in zero voltage switching (ZVS) phase-shifted full bridge (PSFB) converter. The small-signal model of the ZVS PSFB converter is derived from the buck-converter small-signal model. Digital time delay effects have been considered according to the digital sampling methods. The analysis verifies that digital time delays reduce the stability margin of the converter, and the double sampling technique exhibits better performance than the single sampling technique. Both simulation and experimental results based on 250 W ZVS PSFB confirm the validity of the analyses performed in the study.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.879-880
• /
• 2008

At the high speed operation, the boost negative bias can reduce the negative torque and increase the dwell angle, so the output power and efficiency can be improved. In this paper, a novel power converter for single phase SRM with boost negative bias is proposed. A simple passive capacitor circuit is added in the front-end, which consists of three diodes and one capacitor. Based on this passive capacitor network, the two capacitors can be connected in series and parallel in different condition. In proposed converter, the phase winding of SRM obtains general dc-link voltage in excitation mode and the double dc-link voltage in demagnetization mode. The operation modes of the proposed converter are analyzed in detail. Some computer simulation and experimental results are done to verify the performance of proposed converter.

• Journal of Power Electronics
• /
• 제15권5호
• /
• pp.1149-1157
• /
• 2015

As a key part in the wind turbine system, the power electronic converter is proven to have high failure rates. At the same time, the failure of the wind power converter is becoming more unacceptable because of the quick growth in capacity, remote locations to reach, and strong impact to the power grid. As a result, the correct assessment of reliable performance for power electronics is a crucial and emerging need; the assessment is essential for design improvement, as well as for the extension of converter lifetime and reduction of energy cost. Unfortunately, there still exists a lack of suitable physic-of-failure based evaluation tools for a reliability assessment in power electronics. In this paper, an advanced tool structure which can acquire various reliability metrics of wind power converter is proposed. The tool is based on failure mechanisms in critical components of the system and mission profiles in wind turbines. Potential methodologies, challenges, and technology trends involved in this tool structure are also discussed. Finally, a simplified version of the tool is demonstrated on a wind power converter based on Double Fed Induction Generator system. With the proposed tool structure, more detailed information of reliability performances in a wind power converter can be obtained before the converter can actually fail in the field and many potential research topics can also be initiated.

• Journal of Power Electronics
• /
• 제12권3호
• /
• pp.410-417
• /
• 2012

In this paper, a direct current control method based on a one-cycle controller (DCOCC) for double frequency buck converters (DF buck) is proposed. This control method can make the average current through the high frequency and low frequency inductors of a DF buck converter equal. This is similar to the average current control method. However, the design of the loop compensator is much easier when compared with the average current control. Since the average current though the high frequency and low frequency inductors is equivalent, the current stress of the high frequency switches and the switch losses are minimized. Therefore, the efficiency of the DF buck converter is improved. Firstly, the operation principle of DCOCC is described, then the small signal models of a one cycle controller and a DF buck converter are presented based on the state space average method. Eventually, a system block diagram of the DCOCC controlled DF buck is established and the compensator is designed. Finally, simulation and experiment results are given to verify the correction of the theory analysis.

• 정보처리학회논문지A
• /
• 제9A권1호
• /
• pp.93-98
• /
• 2002

본 논문에서는 하드디스크 드라이브 읽기 채널용 아날로그/디지털 변환기를 설계하였다. 본 회로는 고속 저에러율 비교 동작이 가능한 빠른 regenerative autozero 비교기에 기반을 두고 있고, 아키텍쳐에 Double Speed Dual ADC(DADA) 방식을 사용하여 전체 A/D 변환기의 속도를 효과적으로 향상시켰다. 또한 autozero 구조에 적합한 새로운 타입의 thermometer-to-binary 디코더를 사용하여 글리치를 제거하였고 기존의 구조를 보다 최적화시켰다. 이 ADC는 6-bit, 해상도, msample/s 최대 변환속도로 설계되었으며, 390mW 전력 소모와 한 클럭주기의 latency를 가진다. 설계에 0.65m CMOS 공정을 사용하였다.

• 전자공학회논문지 IE
• /
• 제47권2호
• /
• pp.13-20
• /
• 2010

본 논문에서는 PWM을 활용한 전류모드 고효율 PWM DC-DC 전원변환 집적회로(Integrated Circuit)를 설계하였다. IC에 인가할 수 있는 최대 전압은 40[V]이며 입력 전압이 DC 2.8[V]~330[V]일 때 출력 전압을 이 보다 높은 전압으로 바꿀 수 있는 한편 외부 저항비나 트랜스의 권선비를 조정하여 원하는 DC 전압을 만들어 낼 수 있다. 출력전압의 3[%] 오차를 유지하면서 3[A] 이상의 전류를 부하에 공급할 수 있도록 구현하였다. 제작공정은 0.6[um], 2P_2M CMOS 공정을 사용하였다. 전원전압이 3.6[V]일 때 대기상태에서 소비전력은 1[mW]이하이고 최대 전력변환 효율은 약 86[%]이다. 칩 사이즈는 2100*2000[um2]이며, 칩을 소형패키지에 내장하여 조립하였기 때문에 휴대형기기나 소형 전자기기에 적용이 편리하게 되어 있다.

• 한국가스학회지
• /
• 제3권2호
• /
• pp.70-76
• /
• 1999

이산화황 배출에 대한 대기 오염 방지법의 엄격한 규제로 인하여 황산제조 업체에서는 가능한 높은 전화율을 얻는 방법에 관심을 갖고 있다. 본 연구에서는 현재 가동하고 있는 황산공장의 이중 접촉식 전환탑 공정에서 전화율을 증가시키고 배출되는 이산화황 가스의 농도를 최소화하기 위하여 매개변수 분석과 공정최적화 방법을 사용하였다. 이중 접촉식 전환탑 공정에 대하여 공급되는 이산화황의 조성, 각 촉매층 도입부의 압력과 온도, 촉매층의 높이의 변화에 대한 전화율 변화를 살펴보기 위해 공정 모델링과 컴퓨터 모사 프로그램을 개발하였다. 이를 통해 삼산화황으로의 최대 전화율과 배출되는 잔여 이산화황 가스 농도의 최소를 위해 촉매층의 도입부의 온도와 촉매층 높이를 최적화하였다. 이 최적치는 높은 전화율을 유지하도록 하는 전환탑 설계와 조업 조건의 지침이 될 것이다.