• Structural Engineering and Mechanics
• /
• 제64권2호
• /
• pp.233-241
• /
• 2017

Earlier numerous studies have been done on implementation of Tuned Liquid Damper (TLD) for structural vibration control by many researchers. As per current review there is no significant study on a sloped bottom TLD. TLD's are passive devices. A TLD is a tank rigidly attached to the structure and filled partially by liquid. When fundamental linear sloshing frequency is tuned to structure's natural frequency large sloshing amplitude is expected. In this study set of experiments are conducted on flat bottom and sloped bottom TLD at beach slope $20^{\circ}$, $30^{\circ}$ and $45^{\circ}$, for different types of structures, mass ratio, and depth ratio to investigate the overall effectiveness of TLD and specific effect of TLD parameters on structural response. This experimental study shows that a properly designed TLD reduces structural response. It is also observed that effectiveness of TLD increases with increase in mass ratio. In this experimental study an effectiveness of sloped bottom TLD with beach slope $30^{\circ}$ is investigated and compared with that of flat bottom TLD in reducing the structural response. It is observed from this study that efficiency of sloped bottom TLD in reducing the response of structure is more as compared to that of flat bottom TLD. It is shown that there is good agreement between numerical simulation of flat bottom and sloped bottom TLD and its experimental results. Also an attempt has been made to investigate the effectiveness of sloped bottom TLD with beach slope $20^{\circ}$ and $45^{\circ}$.

• Composites Research
• /
• 제30권1호
• /
• pp.1-6
• /
• 2017

에폭시 수지는 3차원 네트웍 구조를 갖는 대표적인 열경화성 수지이다. 최근 에폭시 수지의 네트웍 구조를 제어하여 새로운 기능성 에폭시를 개발하는 연구가 활발히 진행되고 있다. 특히, 액정성 에폭시를 대표로 하는 새로운 개질 에폭시는 랜덤한 형태의 네트웍 구조를 배향 구조로 변경함으로써, 기존의 에폭시로부터 얻을 수 없는 새로운 기능성 발현에 성공하고 있다. 본 논문에서는 액정성 에폭시 수지의 합성과 고방열성 복합재료로의 응용에 관하여 설명하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.187-191
• /
• 2007

본 논문은 상위 7비트와 하위3비트의 binary-thermal decoding 방식과 segmented 전류원 구조로서 전력소모, 선형성 및 글리치 에너지등 주요 사양을 고려하여, 3.3V 10비트 CMOS D/A 변환기를 제안한다. 동적 성능을 향상 시키기위해 출력단에 return-to-zero 회로를 사용하였고, segmented 전류원 구조와 최적화 된 binary-thermal decoding 방식으로 D/A변환기가 가질 수 있는 장점은 디코딩 논리회로의 복잡성을 단순화 함으로 칩면적을 줄일 수 있다. 제안된 변환기는 $0.35{\mu}m$ CMOS n-well 표준공정을 이용한다. 설계된 회로의 상승/하강시간, 정착시간, 및 INL/DNL은 각각 1.90/2.0ns, 12.79ns, ${\pm}2.5/{\pm}0.7$ LSB로 나타난다. 또한 설계된 D/A 변환기는 3.3V의 공급전원에서는 250mW의 전력소모가 측정 된다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2017년도 춘계학술대회 논문집
• /
• pp.107-107
• /
• 2017

전자제품의 성능이 향상됨에 따라서 전자제품에 사용되는 부품의 고집적화가 필연적으로 요구되고 있으며, 고집적화 된 전자제품의 방열(heat dissipation)에 관한 문제점이 대두되고 있다. 방열은 전자기기의 성능과 수명을 유지하는데 있어서 중요한 문제 중 하나로서 방열 효과를 높이기 위해 다양한 연구 개발이 진행 중이다. 방열에 사용되는 소재로는 Cu가 있으며, 저렴한 가격과 상대적으로 높은 방열 효율을 가지는 장점이 있다. Cu는 전기 도금 증착 방법을 사용하여왔으나, 전기도금 방식으로 증착된 Cu 방열판은 제품에 열이 축적될 경우 Cu와 substrate 사이의 residual stress로 인해 박리나 뒤틀림 현상 등이 발생하여 high power를 사용하는 device의 방열 소재로 사용하기에는 개선해야 할 문제점이 있다. 이러한 문제점을 극복하기 위한 방법으로 magnetron sputter 증착 방법이 있으며, magnetron sputter은 대면적화가 용이하고, 다양한 물질의 증착이 가능한 장점으로 인해 hard coating 또는 thin film 증착과 같은 공정에 사용되고 있다. 특히 증착된 film의 특성을 조절하기 위해서 magnetron sputter에 pulse 또는 ICP (inductively coupled plasma) assisted 등을 적용하여 plasma 특성을 조절하는 방법 등에 관한 연구가 보고되고 있다. 본 연구에서는 pulsed magnetron sputtering 방식을 이용하여 증착된 Cu film 특성 변화를 확인하였다. 다양한 pulsing frequency와 pulsing duty ratio 조건에서, Si substrate 위에 증착된 Cu film과의 residual stress 변화를 측정하였다. Pulse duty ratio가 90% 에서 60%로 감소함에 따라서 Cu film의 residual stress가 감소하였고, pulsing frequency가 증가함에 따라 Cu film의 residual stress가 감소하는 것을 확인하였다. 증착 조건에 따른 plasma의 특성 분석을 위하여 oscilloscope를 이용하여 voltage와 current를 측정하였고, Plasma Sampling Mass spectrometer 를 이용하여 ion energy의 변화를 측정하였다. 이를 통해 plasma 특성 변화가 증착된 Cu film에 미치는 영향과 residual stress의 변화에 대한 연관성에 대하여 확인할 수 있었다.

• International Journal of Fluid Machinery and Systems
• /
• 제2권4호
• /
• pp.269-277
• /
• 2009

The current paper focuses on the analysis of transient cavitating flow in pressurised polyethylene pipes, which are characterized by viscoelastic rheological behaviour. A hydraulic transient solver that describes fluid transients in plastic pipes has been developed. This solver incorporates the description of dynamic effects related to the energy dissipation (unsteady friction), the rheological mechanical behaviour of the viscoelastic pipe and the cavitating pipe flow. The Discrete Vapour Cavity Model (DVCM) and the Discrete Gas Cavity Model (DGCM) have been used to describe transient cavitating flow. Such models assume that discrete air cavities are formed in fixed sections of the pipeline and consider a constant wave speed in pipe reaches between these cavities. The cavity dimension (and pressure) is allowed to grow and collapse according to the mass conservation principle. An extensive experimental programme has been carried out in an experimental set-up composed of high-density polyethylene (HDPE) pipes, assembled at Instituto Superior T$\acute{e}$cnico of Lisbon, Portugal. The experimental facility is composed of a single pipeline with a total length of 203 m and inner diameter of 44 mm. The creep function of HDPE pipes was determined by using an inverse model based on transient pressure data collected during experimental runs without cavitating flow. Transient tests were carried out by the fast closure of the ball valves located at downstream end of the pipeline for the non-cavitating flow and at upstream for the cavitating flow. Once the rheological behaviour of HDPE pipes were known, computational simulations have been run in order to describe the hydraulic behaviour of the system for the cavitating pipe flow. The calibrated transient solver is capable of accurately describing the attenuation, dispersion and shape of observed transient pressures. The effects related to the viscoelasticity of HDPE pipes and to the occurrence of vapour pressures during the transient event are discussed.

• 디지털콘텐츠학회 논문지
• /
• 제16권1호
• /
• pp.97-104
• /
• 2015

기존의 1구 홀센서 방식의 수도 검침기는 역류 감지와 저속 흐름 감지가 어렵고 대기상태에서 전력 소모가 발생하는 등의 문제점을 가지고 있다. 본 논문에서는 3개의 홀센서를 $120^{\circ}$간격으로 배치해 유량의 흐름을 감지하고 유량의 방향을 검출하여 국가 기술 표준 작동연한 (8년)을 충족하는 역류 검출기능을 갖는 무선 디지털 원격 수도 검침기를 제안한다. 제안하는 검침기의 동작 알고리듬은 3개의 홀센서가 유량의 속도에 상관없이 동작하며 오차없이 유량을 카운트 하도록 구성하며 홀센서에 이벤트 발생 시 RF 모듈을 통해 지정한 주파수로 수도 검침기의 ID, 현재 시간 그리고 카운트 값을 중계기 또는 중앙 관제센터에 보내고 대기모드에서 전력이 소비되지 않게 한다.

• Current Optics and Photonics
• /
• 제1권2호
• /
• pp.143-149
• /
• 2017

LED arrays with pixel numbers of $3{\times}3$, $4{\times}4$, and $5{\times}5$ have been studied in this paper in order to enhance the optical output power and decrease heat dissipation of an AlGaInP-based light emitting diode display device (pixel size of $280{\times}280{\mu}m$) fabricated by micro-opto-electro-mechanical systems. Simulation results showed that the thermal resistances of the $3{\times}3$, $4{\times}4$, $5{\times}5$ arrays were $52^{\circ}C/W$, $69.7^{\circ}C/W$, and $84.3^{\circ}C/W$. The junction temperature was calculated by the peak wavelength shift method, which showed that the maximum value appears at the center pixel due to thermal crosstalk from neighboring pixels. The central temperature would be minimized with $40{\mu}m$ pixel pitch and $150{\mu}m$ substrate thickness as calculated by thermal modeling using finite element analysis. The modeling can be used to optimize parameters of highly integrated AlGaInP-based LED arrays fabricated by micro-opto-electro-mechanical systems technology.

• 한국전자파학회논문지
• /
• 제24권9호
• /
• pp.873-882
• /
• 2013

13.56 MHz 무선 에너지 전송 시스템의 효율적인 전자파 장해(EMI) 측정 및 분석 방법을 제안한다. 두 루프 안테나가 자유 공간과 PEC면 위에 있는 두 가지 경우에 대하여 영상법과 쌍대성을 이용하여 자계 결합 시스템의 등가회로 모델링 분석을 통하여 각 루프에 흐르는 전류 및 발생하는 전자장을 수식적으로 표현한다. 여기서 완전 도체(Perfect Electric Conductor: PEC)는 완전 도체의 무한한 평면의 형태를 가지며, 이후에는 PEC면이라고 지칭한다. 원점에서 부터 관측 지점까지의 거리보다 충분히 가까운 지점에서의 최대 전자장의 크기를 이용하여 원점에서 충분히 떨어진 지점의 최대 전자장의 크기를 이론적으로 유추할 수 있다. 근거리에서의 자기장의 크기로 이론적으로 유추한 10 m 떨어진 위치에서의 최대 전자장의 크기와 상용 수치 해석 툴을 이용하여 구한 10 m 떨어진 위치의 최대 전자장의 크기를 비교, 분석하였다. 또한, 이론적으로 구한 최대 자기장의 크기를 바탕으로 방사성 장해 허용 기준을 만족하는 최대 허용 전력의 크기도 쉽게 구할 수 있다.

• 대한전자공학회논문지SD
• /
• 제38권4호
• /
• pp.251-265
• /
• 2001

반도체 소자가 소형화 되면서 소자의 신뢰성을 유지하고 전력 소모를 줄이기 위해 기가-비트 DRAM의 동작 전압은 1.5V 이하로 줄어들 것으로 기대된다. 따라서 기가-비트 DRAM을 구현하기 위해 저전압 회로 설계 기술이 요구된다. 이 연구에서는 지금까지 발표된 저전압 DRAM 회로 설계 기술에 대한 조사결과를 기술하였고, 기가-비트 DRAM을 위해 4가지 종류의 저전압 회로 설계 기술을 새로이 제안하였다. 이 4가지 저전압 회로 설계 기술은 subthreshold 누설 전류를 줄이는 계층적 negative-voltage word-line 구동기, two-phase VBB(Back-Bias Voltage) 발생기, two-phase VPP(Boosted Voltage) 발생기와 밴드갭 기준전압 발생기에 대한 것인데, 이에 대한 테스트 칩의 측정 결과와 SPICE 시뮬레이션 결과를 제시하였다.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.20-27
• /
• 2011

모바일 기기에 장착되는 CMOS 이미지 센서(CIS) 칩은 배터리 용량의 한계로 인해 저전력 소모를 요구한다. 본 논문에서는 전력소모를 줄일 수 있는 데이터 플립플롭 회로와 새로운 저전력 구조의 Single-Slope A/D Converter(SS-ADC)를 사용한 이미지 센서를 설계하여 모바일 기기에 사용되는 CIS 칩의 전력 소모를 감소시켰다. 제안하는 CIS는 $2.25um{\times}2.25um$ 면적을 갖는 4-Tr Active Pixel Sensor 구조를 사용하여 QVGA($320{\times}240$)급 해상도를 갖도록 설계되었으며 0.13um CMOS 공정에서 설계되었다. 실험 결과, CIS 칩 내부의 SS-ADC 는 10-b 해상도를 가지며, 동작속도는 16 frame/s 를 만족하였고, 전원 전압 3.3V(아날로그)/1.8V(Digital)에서 25mW의 전력 소모를 보였다. 측정결과로부터 제안된 CIS 칩은 기존 CIS 칩에 비해 대기시간동안 약 22%, 동작시간동안 약 20%의 전력이 감소되었다.