• 제목/요약/키워드: Digital loop

검색결과 653건 처리시간 0.02초

PFC 컨버터와 DTC를 이용한 BLDC 모터의 구동 시스템 구현 (Implementation of the BLDC Motor Drive System using PFC converter and DTC)

  • 양오
    • 전자공학회논문지SC
    • /
    • 제44권5호
    • /
    • pp.62-70
    • /
    • 2007
  • 본 논문에서는 일정 토크영역에서 승압형 PFC 컨버터와 직접토크제어(DTC) 방법을 사용하여 BLDC 모터의 구동 시스템을 DSP(TMS320F2812)로 구현하였다. 기존의 6단계 PWM 전류제어와 달리 미리 정한 샘플시간 마다 간단한 look-up 표로부터 2상 도통 모드에 대한 인버터의 전압 상태 벡터를 설정함으로써 원하는 전류파형을 만들었으며 이로부터 기존의 전류제어기보다 훨씬 빠른 토크 응답특성을 얻을 수 있었다. 또한 BLDC 모터의 비 이상적인 사다리형 역기전력에 의해 발생되는 저주파 토크변동을 저감하기 위하여 위치 loop-up 표를 사용하였다. 아울러 역률을 보정하기 위해 승압형 PFC 컨버터를 구성하였고 이 때 전파 정류된 입력전압과 출력전압, 인덕터의 전류에 의해 평균전류모드 제어 방식으로 80 kHz마다 PWM 듀티(duty)가 조절 되도록 하였다. 이와 같이 복잡한 제어 알고리즘은 초고속 DSP의 출현으로 PFC와 DTC 알고리즘이 동시에 제어가 가능하며, 본 논문에서는 DTC 알고리즘을 구현할 때 DSP의 일반 범용의 출력포트를 사용하여 구현하였고 단지 PFC에서만 1개의 PWM을 사용하여 디지털 제어기를 구현하였다. 실험을 통해 DTC 알고리즘과 PFC 컨버터를 이용한 BLDC 모터 구동 시스템의 타당성과 효용성을 보였고, 실험결과로부터 PFC 컨버터를 사용하지 않았을 때는 역률이 약 0.77이었으나 PFC 컨버터를 사용하였을 때는 부하변동에 관계없이 약 0.9997로 크게 향상됨을 확인하였다.

Pseudo Relaxation-Oscillating 기법의 PWM 발생기를 이용한 저면적, 고효율 SMPS (A Low Area and High Efficiency SMPS with a PWM Generator Based on a Pseudo Relaxation-Oscillating Technique)

  • 임지훈;위재경;송인채
    • 전자공학회논문지
    • /
    • 제50권11호
    • /
    • pp.70-77
    • /
    • 2013
  • 본 논문에서는 새로운 기법의 PWM 발생기를 이용한 저면적, 고효율 SMPS를 제안한다. 제안된 회로에서 PWM의 duty ratio는 pseudo relaxation-oscillation technique를 이용한 PWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 결정된다. 기존의 SMPS들에 비해, 제안된 제어 방식은 loop bandwidth 보상을 위해 기존의 아날로그 제어방식의 SMPS에서 요구되는 필터회로나 디지털 제어방식의 SMPS에서 요구되는 디지털 compensator가 필요 없기 때문에 단순한 구조로 구성된다. 또한, 제안된 회로는 PWM 발생기의 내부 캐패시터 용량 변화를 통해 1MHz~10MHz까지 스위칭 주파수를 사용자가 선택할 수 있다. 시뮬레이션 수행결과 제안된 SMPS는 10MHz 스위칭 주파수를 선택했을 때 내부회로에서 소모되는 전류는 최대 2.7mA, 파워 Trail을 제외한 전체 시스템의 전류 소모는 15mA였다. 또한, 제안된 SMPS는 시뮬레이션으로 3.3V출력에서 9mV의 최대 리플 전압이 발생하였다. 본 논문에서는 동부하이텍 BCD $0.35{\mu}m$ 공정 파라미터를 이용한 시뮬레이션 및 칩 테스트를 통해 제안된 회로를 검증하였다.

Loop-Up Table과 필터 중첩영역 버퍼링 기법을 이용한 컨벌루션 영상처리 고속화 (Accelerated Convolution Image Processing by Using Look-Up Table and Overlap Region Buffering Method)

  • 김현우;김민영
    • 전자공학회논문지SC
    • /
    • 제49권4호
    • /
    • pp.17-22
    • /
    • 2012
  • 컨벌루션 기법은 디지털 영상처리 분야에서 블러링(blurring), 샤프닝(sharpening), 에지 검출(edge detection), 잡음 제거(noise reduction)등 다양한 목적을 위해 사용되고 있으며, 상황에 따라 다양한 필터 마스크 값을 가지고 적용된다. 본 논문은 영상처리에서 다양하게 응용되는 컨벌루션 영상처리 기법을 2차원 Look-Up Table(LUT)와 필터의 중첩영역 버퍼링 기법을 통하여, 이의 영상처리 속도를 고속화하는 방법을 제안한다. 첫째, 사전에 필터의 마스크 값과 영상 화소 값의 곱셈 연산 결과값을 2차원 LUT에 저장하여, 연산에 대한 결과를 참고 하였다. 둘째, 대부분의 컨벌루션 필터가 가지는 필터 대칭성 특징에 의해 연산이 중복 수행되는 부분을 효율적으로 연산하기 위해, 중첩영역 처리 결과를 버퍼 공간에 임시 저장하고, 다음 연산에서 사용할 때 버퍼의 값을 가져오는 방식으로 중첩 영역의 불필요한 반복 연산을 최소화한다. 제안하는 알고리즘은 실시간 처리를 필요로 하는 PC환경과 제한된 컴퓨팅 자원을 가지는 임베디드 시스템 환경에서 연산량을 최소화함으로써 기존 컨벌루션 알고리즘 보다 고속화된 성능 결과를 확인할 수 있었다.