• 조명전기설비학회논문지
• /
• 제22권6호
• /
• pp.14-17
• /
• 2008

이 논문에서는 Chireix Outphasing power amplifier를 설계하는데 필수적인 위상분상기(phase splitter)를 설계하고자 한다. 분상기는 $0[^{\circ}]$도 위상의 신호를 $+90[^{\circ}]$와 $-90[^{\circ}]$ 위상을 갖는 신호로 분리한다. Chireix Outphasing Power amplifier는 분상기에서 분리된 $+90[^{\circ}]$와 $-90[^{\circ}]$ 위상을 갖는 신호를 각각 증폭한 후 다시 합하여 선형화 된 최종 출력을 얻는다. 분상기는 Chireix Outphasing power amplifier를 설계할 때 가장 핵심적인 장치이다. 이 분상기는 입력된 신호의 위상을 정확하게 $90[^{\circ}]$ 위상차이를 갖도록 설계하기가 매우 어렵다. 따라서 이 논문에서 위상분상기(phase splitter)는 두 개의 위상을 $180[^{\circ}]((90[^{\circ}]+{\alpha}),\;-(90[^{\circ}])+{\alpha}))$의 차이를 갖도록 시뮬레이션 툴을 이용하여 구현하고자 한다.

• 대한전자공학회논문지SD
• /
• 제40권9호
• /
• pp.714-723
• /
• 2003

아날로그 IC의 signal swing을 증가시키고 노이즈를 감소시키는 효율적이고 기본적인 방법은 fully-differential 회로를 이용하는 것이다. 하지만 differential-mode 신호처리에 영향을 미치는 common-mode 출력 레벨을 안정되도록 하기 위해서는 common-mode feedback (CMFB)회로가 사용되어야 한다. 본 논문에서는 CMFB 구성과 출력 레벨을 안정되도록 하기 위해 사용되는 에러증폭기 회로들의 설계 방법을 기술하고, 트랜지스터들로만 구성된 효율적인 저 증폭도 에러증폭기론 제안한다. 제안된 에러증폭기는 phase margin 증가 및 differential-mode 입력 신호의 swing 폭을 증가시킨다.

• 대한전자공학회논문지
• /
• 제9권4호
• /
• pp.33-37
• /
• 1972

징분특성을 갖는 증폭회로, 즉 전압이득이 복소주파수에 비례하는 증폭회로에 대하여 논술하였다. 트랜지스터의 누레이터-노레이터 모델에 의거하여 구성한 회로의 특성이 상세한 해석의 결과와 부합되며 또 측정된 실제의 특성이 이론과 일치함을 밝혔다.

• 한국항공우주학회지
• /
• 제33권2호
• /
• pp.113-118
• /
• 2005

본 논문은 한쪽 또는 양쪽의 측정 점들이 종래의 차동증폭기에서 허용되는 전압 범위를 초과할 때 차동전압 측정을 위한 인공위성 배터리 셀 전압 감시 시스템을 제시하였다. 본 시스템은 다수개의 직렬로 연결된 셀들로 구성된 재충전 가능한 인공위성 배터리에서 몇몇의 셀 전압들이 높은 공통모드 전압에서 측정될 때 각 셀 전압 감시를 위해 특히 유용하다.

• 대한의용생체공학회:의공학회지
• /
• 제16권3호
• /
• pp.301-308
• /
• 1995

A high-precision pre-amplifier is designed for general use in EEG measurement system. It consists of signal generator, signal amplifier with a impedance converter, shield driver, body driver, differential amplifier, and isolation amplifier. The combination of minimum use of inaccurate passive components and the appropriate matching of each monolithic amplifiers results in good noise behavior, low leakage current, high CMRR, high input impedance, and high IMRR. The performance of EEG pre-amplifier has been verified by showing the typical EEG pattevn of a nomad person through the clinical experiments.

• 한국통신학회논문지
• /
• 제17권1호
• /
• pp.68-79
• /
• 1992

고속 아날로그 시스템,위성통신시스템, video signal processing 및 processing 및 optical fiber interface 회로등에서 높은 전자이동도로 인하여 고주파 툭성이 우수한 GaAs 연산 증폭기는 필수적인 구성 요소이다. 하지만, 낮은 전달컨덕턱스 및 low frequency dispersion등의 현상 때문에 높은 전압이득을 얻을 수 없다는 단점을 가지고 있다. 따라서 본 논문에서는 GaAs MESFETfmf 이용한 증폭기의 이득을 증가시키기 위한 기법을 비교분석하고 기존의 전류미러와 새로운 구성의 전류 미러를 설계하여 회로의 안정화를 꾀하였다. 높은 차동전압이득을 얻기 위하여 단일 증폭기의 bootstrap 이득증가기법을 이용하여 차종입력 회로를 구성하였으며, 회로의 안정도 및 우수한 주파수 특성을 얻기 위하여 common mode feedback을 사용하였다. Pspice를 통한 시뮬레이션 결과 설계된 회로의 이득이 18.6dB 향상되었고 안정도 및 주파수 특성면에서 우수함을 확인할 수 있었다.

• 한국전기전자재료학회논문지
• /
• 제15권9호
• /
• pp.743-749
• /
• 2002

A 1.5V 70㏈ 100MHz CMOS class-AB complementary operational amplifier is presented. For obtaining the high gain and the high unity gain frequency, the input stage of the amplifier is designed with rail-to-rail complementary differential pairs which are symmetrically parallel-connected with the NMOS and the PMOS differential input pairs, and the output stage is designed to the rail-to-rail class-AB output stage including the elementary shunt stage technique. With this design technique for output stage, the load dependence of the overall open loop gain is improved and the push-pull class-AB current control can be implemented in a simple way. The designed operational amplifier operates perfectly on the complementary mode with 180$^{\circ}$ phase conversion for 1.5V supply voltage, and shows the push-pull class-AB operation. In addition, the amplifier shows the DC open loop gain of 70.4 ㏈ and the unity gain frequency of 102 MHz for $C_{L=10㎊∥}$ $R_{L=1㏁}$ Parallel loads. When the resistive load $R_{L}$ is varied from 1 ㏁ to 1 ㏀, the DC open loop gain of the amplifier decreases by only 2.2 ㏈.a$, the DC open loop gain of the amplifier decreases by only 2.2 dB.

• 한국산업정보학회논문지
• /
• 제21권1호
• /
• pp.61-70
• /
• 2016

본 논문은 자동 시험 장비(ATE : automatic test equipment)를 위한 새로운 파라메터 측정기(PMU : parametric measurement unit) 설계 기술을 설명한다. 기존의 설계는 피 시험 소자(DUT : device under test)에 신호를 인가하기 위해 두 개 혹은 그 이상의 증폭기를 사용하지만, 본 연구에서는 오직 하나의 차동 차이 증폭기(DDA : differential difference amplifier)를 사용한다. 제안된 기술은 귀환 경로에 추가적인 증폭기가 필요하지 않기 때문에, PMU는 안정적인 동작을 보장한다. 또한 DUT의 응답 신호를 측정하기 위한 기존의 계측 증폭기(IA : instrument amplifier)가 3개의 증폭기와 다수의 저항을 사용하는 것에 반해, 제안된 기술은 오직하나의 DDA를 IA로 적용했다. DDA는 전 범위의 차동 신호를 다루기 위해 두 개의 rail-to-rail 차동 입력 단을 적용하였다. 100 dB의 개 루프 이득을 얻기 위해 folded-cascode 형태의 DDA 안에 추가적인 이득 증가 기술이 사용되었다. 제안된 PMU 설계는 더 작은 면적과 더 적은 전력 소모를 가지고 정확하고 안정적인 동작을 가능하게 한다. PMU는 0.18 um CMOS 공정으로 구현되었고 공급 전압은 1.8 V이다. 입력 범위는 전압인가 시 0.25~1.55 V이고, 전류인가 시 0.9~0.935 V이다.

• ETRI Journal
• /
• 제29권6호
• /
• pp.785-793
• /
• 2007

In this paper, we present an integrated rail-to-rail fully differential operational transconductance amplifier (OTA) working at low-supply voltages (1.5 V) with reduced power consumption and showing high DC gain. An embedded adaptive biasing circuit makes it possible to obtain low stand-by power dissipation (lower than 0.17 mW in the rail-to-rail version), while the high DC gain (over 78 dB) is ensured by positive feedback. The circuit, fabricated in a standard CMOS integrated technology (AMS 0.35 ${\mu}m$), presents a 37 V/${\mu}s$ slew-rate for a capacitive load of 15 pF. Experimental results and high values of two quality factors, or figures of merit, show the validity of the proposed OTA, when compared with other OTA configurations.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.979-982
• /
• 2003

Due to the differential transmission technique and low voltage swing, LVDS has been widely used for high speed transmission with low power consumption. This paper presents the design and implementation of interface circuits for 1.5Gb/s operation in 0.35um CMOS technology. The interface circuit ate fully compatible with the low-voltage differential signaling(LVDS) standard. The LVDS proposed in this paper utilizes a sense amplifiers instead of the conventional differential pre-amplifier, which provides a 1.5Gb/s transmission speed with further reduced driver output voltage. Furthermore, the reduced driver output voltage results in reducing the power consumption.