• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.159-162
• /
• 2000

Novel simulated floating inductor (SFI) using fully-differential operational transconductance amplifier (FOTA) is presented. The SFI only consists of two FOTA and a capacitor. A ladder-type third-order elliptic low-pass filter is also presented for the SFI’s application. The theory of operations described and the simulation results are used to verify theoretical predictions. The SFI shows close agreement between predicted behavior and simulation performance. The simulation results that the SFI have The temperature coefficient of-179 ppm/$^{\circ}C$ and Q factor of 120 at 200kHz at supply voltage ${\pm}$5 V.

• 전자공학회논문지C
• /
• 제34C권6호
• /
• pp.51-57
• /
• 1997

Low-voltage, low-power gm-C filter utilizing newly dveloped operational transconductance amplifier (OTA) is described in this paper. The OTA has only two MOS transistors in saturation region between $V_{DD}$ and GND, and thus low voltage operation is possible. To improve the linearity, the OTA is made differential. Common mode feedback, essential in differential circuit, requires no additional implemented in $0.8\mu\textrm{m}$ CMOS process, and the center frequency can be controlled from 15MHz with 3.0V single power supply.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권4호
• /
• pp.251-257
• /
• 2015

This work presents modelling and simulation of a readout integrated circuit (ROIC) design considering pair-wise serial configuration along with thermal modeling of an uncooled microbolometer array. A fully differential approach is used at the input stage in order to reduce fixed pattern noise due to the process variation and self-heating-related issues. Each pair of microbolometers is pulse-biased such that they both fall under the same self-heating point along the self-heating trend line. A ${\pm}10%$ process variation is considered. The proposed design is simulated with a reference input image consisting of an array of $127{\times}92$ pixels. This configuration uses only one unity gain differential amplifier along with a single 14-bit analog-to-digital converter in order to minimize the dynamic range requirement of the ROIC.

• 전자공학회논문지
• /
• 제51권4호
• /
• pp.49-58
• /
• 2014

본 논문에서는 저전력 고속 모바일 I/O 인터페이스를 위한 저스윙 차동 니어-그라운드 시그널링 (NGS) 트랜시버를 소개한다. 제안하는 트랜스미터는 온-칩 레귤레이터로 정류된 프로그래머블한 스윙을 가지는 전압-모드 드라이버와 비대칭 상승/하강시간을 가지는 전단드라이버를 사용한다. 제안하는 리시버는 고주파이득을 신장시키는 피드-포워드 커패시터를 이용한 새로운 다중경로이득 차동앰프를 사용한다. 또한, 이 리시버는 가변적인 트랜스미터 출력스윙에 의한 입력 공통모드 변화를 보상하며, 리시버 입력단 증폭기의 전류 미스매치를 최소화하기 위하여 새로운 적응형 바이어스 생성기를 포함한다. 트랜스미터와 리시버에 적용된 새로운 간단하고 효과적인 임피던스 매칭 기술들의 사용으로 우수한 시그널 인테그리티와 높은 파워 효율을 이뤄냈다. 65 nm CMOS 공정으로 설계된 제안하는 트랜시버는 10 cm 길이의 FR4 PCB에서 채널당 13 Gbps의 전송속도와 0.3 pJ/bit (= 0.3 mW/Gbps)의 높은 파워 효율을 갖는다.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.6-14
• /
• 2011

본 논문에서는 배터리의 전류, 전압을 측정하기 위한 analog front-end IC 를 설계 하였다. 회로는 크게 programmable gain instrumentation amplifier (PGIA)와 델타-시그마 모듈레이터로 구성 되어 있다. 델타-시그마 모듈레이터는 2차 단일 비트 구조이고 0.25 ${\mu}m$ CMOS 공정을 사용 하였다. 설계된 회로는 오버 샘플링 비율이 256일 때 2 kHz 신호 대역에서 signal-to-noise ratio (SNR)는 82 dB 의 성능을 가지고, differential nonlinearity (DNL)은 ${\pm}$ 0.3 LSB (16bit 기준), integral nonlinearity (INL)은 ${\pm}$ 0.5 LSB 이다. 전체 소비 전력은 4.5 mW 이다.

• 전자공학회논문지
• /
• 제49권10호
• /
• pp.148-158
• /
• 2012

본 논문에서는 센서용 incremental 델타-시그마 아날로그 디지털 변환기를 설계 하였다. 회로는 크게 pre-amplifier, S & H (sample and hold) 회로, MUX와 델타-시그마 모듈레이터, 그리고 데시메이션 필터로 구성 되어 있다. 델타-시그마 모듈레이터는 3차 1-bit 구조이고 $0.18{\mu}m$ CMOS 공정을 사용 하였다. 설계된 회로는 테스트 결과 5 kHz 신호 대역에서 signal-to-noise and distortion ratio (SNDR)는 87.8 dB의 성능을 가지고, differential nonlinearity (DNL)은 ${\pm}0.25$ LSB (16-bit 기준), integral nonlinearity (INL)은 ${\pm}0.2$ LSB 이다. 델타-시그마 모듈레이터 전체 소비 전력은 $941.6{\mu}W$ 이다. 최종 16-bits 출력을 얻기 위하여 리셋을 인가하는 N cycle을 200 으로 결정하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 C
• /
• pp.1867-1869
• /
• 2003

In this paper, chamber(Circuit breaker compartment of C-GIS) made of stainless steel with 4 mm width is used. Artificial defect was made on enclosure or HV conductor of chamber and $SF_6$ gas was injected into it according to pressure. In this experiment, Acoustic emission sensors of different types was used to compare sensitivity to detect acoustic signal occurred by Partial discharge(PD) of according to types and resonance frequency in $SF_6$ gas atmosphere. Sensors used in tests was R6I, R15I and 2/4/6 Pre-Amplifier connected with R6IU without pre. amp. In case of R6IU, gain was adjusted with 40 dB like other sensors and operated by differential mode. Post amplifier(post. amp) and band pass filter(BPF) were developed Gain of post. amp. is 60 dB and BPF has band width of $50{\sim}300$ kHz. Also, envelope circuit developed reduces frequency of AE sensor. As a result, in $SF_6$ atmosphere, R6IU and R6I had resonance frequency of 60 Hz was better than R15I. Also, R6IU was better than R6I because of type property of pre.amp. had differential mode.

• 한국통신학회논문지
• /
• 제38A권5호
• /
• pp.401-408
• /
• 2013

LTE 및 LTE-A 시스템에서 8-PSK 성운을 알파벳으로 가지는 이중계층 차분 코드북을 제안한다. 인접하는 무선 채널의 시간 상관으로 선부호화 행렬은 천천히 변화하므로, 무선 채널 공간의 전체를 양자화 하지 않고, 시간 상관에 따른 채널 공간의 일부분의 차분 성분만을 양자화하여 피드백을 한다면, 기존과 동일한 크기의 코드북으로도 가상적으로는 코드북이 매우 커지는 효과를 얻을 수 있어 채널 용량이 증가한다. 특히 제안하는 코드북은 LTE release-8의 코드북 설계조건인 8-PSK 성운을 사용하는 동 이득 특성 및 이중 계층 코드북이 단일 계층 코드북을 포함하는 특성을 가지는 새로운 차분 코드북이다. 코드북 내 코드워드들의 인자들이 8-PSK 성운만을 사용하므로, 선부호화 및 복호 시에 계산량이 낮아지는 LTE 코드북의 장점을 그대로 유지할 수 있다. 또한 동 이득 성질은 상대적으로 저렴한 비선형 증폭기를 사용할 수 있는 장점이 있어 가격의 제한을 받는 단말기 설계에는 필수적인 요소이다. 컴퓨터 시뮬레이션을 통한 이중계층 선부호화 기법의 성능 분석에서, 동일한 피드백 비트 수를 갖는 같은 크기의 코드북에서 제안하는 차분 코드북은 정상상태에서 기존 LTE 코드북보다 최소 1.2dB 성능 향상을 보인다.

• Transactions on Electrical and Electronic Materials
• /
• 제15권3호
• /
• pp.149-154
• /
• 2014

A new CMOS analog design methodology using an independently optimized self-cascode (SC) is proposed. This idea is based on the concept of the dual-workfunction-gate MOSFETs, which are equivalent to SC structures. The channel length of the source-side MOSFET is optimized, to give higher transconductance ($g_m$) and output resistance ($r_{out}$). The highest $g_m$ and $r_{out}$ of the SC structures are obtained by independently optimizing the channel length ratio of the SC MOSFETs, which is a critical design parameter. An operational amplifier (OPAMP) with the proposed design methodology using a standard digital $0.18-{\mu}m$ CMOS technology was designed and fabricated, to provide better performance. Independently $g_m$ and $r_{out}$ optimized SC MOSFETs were used in the differential input and output stages, respectively. The measured DC gain of the fabricated OPAMP with the proposed design methodology was approximately 18 dB higher, than that of the conventional OPAMP.

• ETRI Journal
• /
• 제30권4호
• /
• pp.526-534
• /
• 2008

This paper presents a fully integrated 0.13 ${\mu}m$ CMOS MB-OFDM UWB transmitter chain (mode 1). The proposed transmitter consists of a low-pass filter, a variable gain amplifier, a voltage-to-current converter, an I/Q up-mixer, a differential-to-single-ended converter, a driver amplifier, and a transmit/receive (T/R) switch. The proposed T/R switch shows an insertion loss of less than 1.5 dB and a Tx/Rx port isolation of more than 27 dB over a 3 GHz to 5 GHz frequency range. All RF/analog circuits have been designed to achieve high linearity and wide bandwidth. The proposed transmitter is implemented using IBM 0.13 ${\mu}m$ CMOS technology. The fabricated transmitter shows a -3 dB bandwidth of 550 MHz at each sub-band center frequency with gain flatness less than 1.5 dB. It also shows a power gain of 0.5 dB, a maximum output power level of 0 dBm, and output IP3 of +9.3 dBm. It consumes a total of 54 mA from a 1.5 V supply.