• 대한토목학회논문집
• /
• 제36권3호
• /
• pp.573-586
• /
• 2016

건설공사에서 토공작업은 단지와 같은 대규모 현장 내에서 다수 및 다종의 건설장비 조합으로 이루어진다. 각각의 장비들은 작업에 투입될 시 필수적으로 다른 장비들과 굴착, 적재, 운반 및 다짐 등의 협업을 수행한다. 하지만 국내 건설업에서는 타업종의 협업시스템 개발에 비하여 관련 연구가 미비한 실정이다. 본 연구에서는 이 문제를 해결하기 위해 건설장비 플릿관리 시스템(Fleet Management System)을 개발하여 전체 토공현장의 효율성 향상을 모색한다. 본문에서는 시스템의 구성요소와 프로세스 등을 제시하면서 플릿관리의 개념에 관하여 정리하였다. 또한 작업패키지(Task Package)에 조합되는 굴삭기, 트럭, 다짐기들의 장비대수를 결정하여 장비 클러스터(Equipment Cluster)로써 무리지어 운용하는 방법론을 제시한다. 사례연구에서는 작업패키지를 수행하는 과정에서 기존 작업 방식과 본문에서 제시한 방법론을 대조하여 플릿관리 시스템의 효과를 검증한다. 본 연구에서의 플릿관리 시스템은 작업시간의 감소와 이동거리의 단축을 통하여 건설장비의 유류사용량을 줄일 수 있다. 더불어 이는 토공현장의 탄소배출량을 감소시키는 효과를 기대할 수 있다.

• 디자인학연구
• /
• 제17권2호
• /
• pp.95-104
• /
• 2004

창조성은 그것을 필요로 하는 디자인주체뿐만 아니라 사용자에게도 중요한 키워드다. 그러나 사용자의 창조적 측면은 지금까지 비중 있게 다루어지지 않거나, 이를 설계에 반영하여 개발하는 응용부분에서 미흡하였다. 오늘날 디자인영역에서 경험과 행위는 주어진 의미로 사용하는 소극적 상태에서 자발적으로 의미를 만들어 사용하는 적극적 상태로 변화되고 있다. 이것은 사용자에게 창조적 과정 이 중요시되며, 사용에 대한 창의, 그리고 사물에 대한 창조의 가능성을 담고 있다는 것을 의미한다. 사용자의 사물에 대한 경험 속에는 이미 제공하거나 만들어진 경험과 동시에 사용자가 만들어 내는 자발적 해석의 경험이 담겨 있으며 이것은 사용자리서치과정 에서 예측된 가능성 일수도 있으며, 알지 못하는 사용자의 행위 영 역일 수 있다. 사용자의 사물에 대한 창의된 사용과정은 기존 디자인주체에 의해 만들어진 사용성과 기능을 벗어나거나 응용시킨 행위로 볼 수 있으며, 사용자에 의해 수정되고 만들어진 창조의 결과물들은 사용자에게 빈번히 일어날 개연성 속에서 해석과 연구의 여지가 있는 영역이다. 이 연구에서는 이러한 행위를 유저 제스처라고 정의하고 있는데, 유저 제스처는 사용자의 자발적 행위에 근거한 행위로서 비본연, 비조작 기능이 발견되며, 행위의 결과물인 다양한 변형과 창조가 일어나는 사용자 고유의 행위영역이다. 유저 제스처는 살아있는 사용자의 디자인문화양태를 살펴볼 수 있는 표본가치가 있으며, 유저 제스처에 기인한 접근은 개발설계자에게 새로운 제품 컨셉창출이 용이한 매력적인 접근이 될 수 있다. 이 연구는 유저 제스처에 대한 에쓰노그래피 관찰기법연구, 사용자 디자인현상에 대한 문화적 연구, 유저 제스처 시나리오에 기반 한 디자인연구 등 후속연구로 지속될 수 있다. 또한 관련연구를 통해 사용자 주도적 커스터마이제이션 제품, 사용자 관여 리사이클링 제품, 창조경험 디자인으로의 디자인 개발적용이 가능하다.이에 본 연구에서는 '13-18 청소년용 온라인 커뮤니티 컨텐트 개발 프로젝트' 를 중심으로 엑셀런트 요소 및 퍼포먼스 요소를 도출하기 위한 참석 관찰의 프레임 워크를 제시하고, 그 결과를 기능적 요소, 감성적 요소로 정리하여 상품개발에 활용하도록 하였다. 본 연구의 의의는 상품개발에 사용자 조사의 필요성 및 활용도를 실질적인 프로젝트를 통하여 시도해 보았다는 데 있다고 할 수 있겠다.과 계승이라는 측면에서 한국문양에 대한 새로운 이해와 분석을 토대로 한 정보자료화ㆍ디지털 컨텐츠화 작업은 독창적인 디자인 표현양식과 모티브의 발굴ㆍ정리일 뿐만 아니라 다양한 미디어로 승부하는 작금의 문화경쟁시대를 대비하는 하나의 노력이 될 것이다.>${\ulcorner}$바우하우스의 구성교육${\lrcorner}$ 과 일치하였다. 더욱이, 조선의 ${\ulcorner}$구성교육${\lrcorner}$이 조선총독부의 관리하에서 실행되었다는 것을, 당시의 사범학교를 중심으로 한 교육조직을 기술한 문헌에 의해 규명시켰다.nd of letter design which represents -natural objects and was popular at the time of Yukjo Dynasty, and there are some documents of that period left both in Japan and Korea. "Hyojedo" in Korea is supposed to have been influenced by the letter design. Asite- is also considered to have been "Japanese Letter Jobcheso." Therefore, the purpose of this study is to look into the origin of the letter

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}