• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
• /
• pp.281-284
• /
• 2004

In this paper, a verification method and model for a PCI-Express device are described. PCI-Express technology is one of new I/O interconnection technologies which is intended to replace conventional PCI based technology, and is introduced by PCI-SIG in 2002. For a fast prototyping, a verification suite which includes a behavioral model and stimuli is needed before actual design is finished. And also it should be simple in structure and accurate enough to verify the design. In this paper, an Early Verification Suite (EVS) which complies with PCI-Express protocol is developed and tested.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.173-176
• /
• 2000

Silicon semiconductor technology agree that the number of transistors on a chip will keep growing exponentially, and it is pushing technology toward the System-On-Chip. In SoC Design, Specification at system level is key of success. Executable Specification reduce verification time. This Paper describe the design of IMDCT for MPEG Audio Decoder employing system-level design methodology and Executable Specification Methodology in the VHDL simulator with FLI environment.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제37권4호
• /
• pp.323-339
• /
• 2010

임베디드 시스템은 오늘날 우리 일상에서 널리 사용되고 있고 그 중요성은 더욱 증대되고 있다. 이에 비례하여 임베디드 시스템의 복잡도와 이를 개발하려는 노력 또한 더욱 더 증가하고 있다. 하드웨어와 소프트웨어로 구성되어 있는 임베디드 시스템의 이질적인 특성은 시스템 개발 및 통합 시에 에러를 야기하는 주원인이 된다. 그 중에서도, 하드웨어와 소프트웨어 간의 인터페이스에서 발생하는 에러가 시스템 에러의 13%를 차지하고 있으며 이 비율은 더욱 증가하는 추세이다. 우리는 하드웨어와 소프트웨어 동시설계를 위한 실제적인 인터페이스 동시 검증 기법을 제안하고 이를 지원하는 도구를 구현하였다. 먼저, 이 논문은 하드웨어와 소프트웨어간의 상호작용을 기술할 수 있는 인터페이스 명세를 정의한다. 이 명세 방법은 하드웨어와 소프트웨어 서로간의 특성을 잘 표현할 수 있고, 소프트웨어 명세로부터 하드웨어 명세로의 변환이 가능하여 전체 시스템이 소프트웨어의 입장에서 기술될 수 있도록 한다. 둘째, 작성된 하드웨어 설계와 소프트웨어 설계에 대해 명시된 인터페이스의 의미대로 동작하는지를 검증하는 기법을 제시한다. 주어진 명세로부터 소프트웨어의 동작을 가정하고 이를 하드웨어 설계로 모델링하여 하드웨어 인터페이스에 대한 모델검증을 수행하고, 그 후 소프트웨어의 동작에 대해 검증을 수행하는 가정-보증 추론(assume-guarantee reasoning) 방식의 검증을 수행한다. 마지막으로 기존의 검증 연구들이 저수준의 인터페이스를 추상화하여 현실적 적용이 힘들었던 반면 우리는 디바이스 API, 디바이스 드라이버, 디바이스 컨트롤러 등의 저수준의 인터페이스 코드들을 자동으로 생성하여 검증된 하드웨어와 소프트웨어 코드가 바로 통합되어 시스템을 구축할 수 있는 실제적인 해결책을 제시한다.

• 스마트미디어저널
• /
• 제1권1호
• /
• pp.48-52
• /
• 2012

해양플랜트에 대한 설계 엔지니어링 기술을 확보하는데 있어 신뢰성 있는 평가 수행이 중요한 위치를 차지하고 있다. 국내 해양플랜트 공정설계 및 기본설계기술의 자립화를 위해서는 신뢰성 평가 기반의 설계검증 기술개발이 필요하고, 이를 위해 신뢰성 있는 실증실험 데이터 확보가 중요한 요소이다. 따라서, 신뢰성 있는 데이터를 확보하기 위해서는 해양플랜트 환경모사 실증시험 시스템이 구축되어야 한다. 본 연구에서는 해양플랜트 공정모듈 환경모사 시스템 구성을 위한 환경제어 및 측정변수 분석과 도출된 변수를 기반으로 데이터 수집장치 및 제어시스템의 설계 계획안을 연구한다.

• 전자공학회논문지A
• /
• 제29A권4호
• /
• pp.91-98
• /
• 1992

In this paper, a new heuristic algorithm for designing combinational circuits suitable for verification testing is presented. The design method consists of argument reduction, input partitioning, output partitioning, and logic minimization. A new heuristic algorithm for input partitioning and output partitioning is developed and applied to designing combinational circuits to demonstrate its effectiveness.

• Corrosion Science and Technology
• /
• 제6권3호
• /
• pp.90-95
• /
• 2007

Cathodic protection technology has been widely used on ship's outer hull and inner side of ballast water tanks as a supplementary corrosion protection measure in combination with protective organic coatings. Impressed current cathodic protection system is typically opted for the ship's hull and, sacrificial anode system, for ballast water tanks. The anticipation and interest in cathodic protection system for ships has been surprisingly low-eyed to date in comparison with protective coatings. Computational analysis for the verification of cathodic protection design has been tried sometimes for offshore marine structures, however, in commercial shipbuilding section, decades old design practice is still applied, and no systematic or analytical verification work has been done for that. In this respect, over-rotection from un-erified initial design protocol has been also concerned by several experts. Especially, it was frequently reported in sacrificial anode system that even after full design life time, anode was remaining nearly intact. Another issue for impressed current system, for example, is that the anode shield area design for ship's outer hull should be compromised with actual application situation, because the state-of-the-art design equation is quite impractical from the applicator's stand. Besides that, in this study, some other critical design issues for sacrificial anode and impressed current cathodic protection system were discussed.

• 디지털융복합연구
• /
• 제11권5호
• /
• pp.405-410
• /
• 2013

2008년 장애인 차별금지 및 권리구제 등에 관한 법률의 시행으로 웹 접근성이 법적으로 의무화한 결과, 중앙행정기관이나 지방자치단체 등 공공부문을 대상으로 웹 접근성 준수 수준에 대해 실태 조사한 결과 매년 향상되고 있는 것으로 조사되었다. 하지만 이러한 법적 제도 장치는 장애인에 대한 편의성 증진에 초점이 맞춰져 있어, 모든 사용자를 만족하게 한다는 유니버설 디자인 개념에는 맞지 않는다. 이에 본 연구는 유니버설 디자인 개념을 도입한 웹 접근성 지침(UD-WCAG)을 통해 국내 17개 시도 교육청 홈페이지의 웹 접근성 실태를 조사하였다. 실태조사는 한국정보문화진흥원의 자가진단 도구를 통한 검증, 유니버설 디자인 개념을 도입한 웹 접근성 지침(UD-WCAG)을 통한 검증, 스크린리더를 사용한 검증 등 총 3단계로 진행되었으며, 자가진단 도구를 통한 검증에 비해 UD-WCAG을 통한 조사결과가 전반적으로 준수율이 낮은 것으로 조사되었다.

• 한국항행학회논문지
• /
• 제27권6호
• /
• pp.782-787
• /
• 2023

KASS (korea augmentation satellite system) 시스템 통합 및 검증(IVQ; integration, verification, qualification) 활동은 시스템 및 하위시스템 요구사항 검증 활동으로 IART(inspection, analysis, review of design, test) 기반으로 상세설계 (CDR; critical design review) 이후 하위시스템 공장수락시험 (FAT; factory acceptance test)부터 현장수락시험 (SAT; site acceptance test) 그리고 시스템 통합 검증 시험 (TRR; test readiness review) 까지 수행하였다. FAT 단계의 활동은 개발된 장비를 테스트 플랫폼에 설치하고 각 장비별 인터페이스 검증과 통합운영국(KCS; kass control station)과의 연동시험을 통해 성능을 검증하였다. SAT 단계의 활동은 FAT 단계에서 검증된 KRS (kass reference station), KPS (kass processing station), KUS (kass uplink station), KCS를 운영 현장에 설치하고 검증하는 단계이며 개발 일정 및 여건을 고려하여 3단계로 구분하여 수행하였다. TRR 단계의 활동은 항공위성1호기에서 방송되는 SBAS (satellite based augmentation system) 메시지를 이용하여 SAT을 통해 검증된 장비를 FAT 단계에 수행했던 시험 항목과 추가 시험 항목 검증을 통해 전체 시스템에 대한 성능 검증을 완료하였다.

• 한국항행학회논문지
• /
• 제23권5호
• /
• pp.361-366
• /
• 2019

항공전자시스템을 개발하는 과정에서 개별 구성품의 기능 및 연동 검증을 위한 통합시험환경(SIL; system integration laboratory)을 구성한다. 이러한 SIL의 구성품 개별 검증 및 시스템 통합 시 각 탑재장비의 기능 및 연동을 모의하는 SIL 모델을 개발하여 이용한다. SIL 모델은 실 장비와 연동되기 전 연동통제문서(ICD; interface control document)에 정의된 모든 데이터에 대해 선 검증되어야하며 ICD 변경 혹은 기능 변경 발생 시에도 재 검증되어야한다. 하지만 SIL모델의 검증의 수동 수행 시 개별 SIL모델의 검증에도 상당한 시간이 소요된다. 이러한 시간상의 문제로 ICD 변경이나 일부 기능 변경 시에는 SIL 모델의 영향성을 판단하여 선택적 회귀시험이 이루어지곤 한다. 본 논문에서는 이러한 SIL 모델의 검증에 소요되는 시간을 최소화하여 회귀시험 수행 시 모든 시험항목의 검증이 가능하도록 SIL 모델 검증 자동화 방안을 설계하고 설계에 따른 SIL 모델 검증 자동화도구를 개발하여 SIL 모델 검증자동화 설계의 유용성을 검증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1013-1016
• /
• 1998

A method for generation of design verification tests from behavior-level VHDL program is presented. Behavioral VHDL programs contain multiple communicating processes, signal assignment statements. So for large, complex system, it is difficult problem to test or simulation. In this paper, we proposed a new hardware design verification method. For this method generates control flow graph(CFG.) and process modeling graph(PMG) in the given under the testing VHDL program. And this method proved very effective that all the assumed design errors could be detected.