• 한국통신학회논문지
• /
• 제30권4C호
• /
• pp.283-289
• /
• 2005

본 논문에서는 공간-주파수 OFDM (SF-OFDM) 전송 다이버시티 기법을 위한 효율적인 심볼 검출 알고리즘이 제안되었다. SF-OFDM 전송 다이버시티 기법에서 부반송파의 수가 적은 경우 부채널간 간섭이 발생하게 되며, 이러한 간섭은 다이버시티 시스템의 성능을 크게 저하시킨다. 제안된 알고리즘은 부채널간 간섭을 병렬 혹은 순차적으로 제거함으로써 기존 알고리즘에 비해 큰 성능 이득을 얻는다. 컴퓨터 모의실험을 통한 비트오류율 (BER) 성능 평가 결과. 두개의 송수신 안테나를 사용하는 경우, $10^{-4}$의 BER에서 약 3 dB의 성능 이득을 얻을 수 있음을 확인하였다. 제안된 알고리즘이 적용된 심볼 검출기는 하드웨어 설계 언어를 통해 설계되었고, $0.18{\mu}m$ 1.8V CMOS 표준 셀 라이브러리를 이용하여 합성되었다. 제시된 하드웨어 구조와 함께 설계된 SF-OFDM-PIC 심볼 검출기는 약 140K개의 논리 게이트로 구성되었고, SF-OFDM-SIC 검출기는 129K개의 논리 게이트로 합성되었다.

• 융합신호처리학회논문지
• /
• 제4권2호
• /
• pp.61-69
• /
• 2003

본 논문에서는 반도체 소자의 DC 파라메터에 대한 특성을 검사하는 DC 파라메터 검사 시스템을 개발하였다. 개발된 시스템은 IBM-PC와 연결하기 위한 CPLD(Complex Programmable Logic Device)로 구현된 연결부와 ADC/DAC부, 전압원/전류원, 가변저항부, 측정부로 구성되어 있다. 제안된 시스템에서 정전압원과 정전류원은 하나의 회로로 설계하여 외부의 컴퓨터에서 주어지는 모드명령에 의해 선택되도록 하였으며, VHDL(VHSIC Hardware Description Language)을 사용하여 회로를 제어하고 신호를 변환하는 기능을 CPLD로 설계하였다. 제안된 시스템은 두 개의 채널을 가지고 있으며, VFCS(Voltage Force Current Sensing) 모드와 CFVS(Current Force Voltage Sensing) 모드로 동작할 수 있도록 하였다. 검사 전압의 범위는 0(V)-10(V)까지이고, 검사전류의 범위는 0[mA]-100[mA]까지로 다이오드를 사용하여 설계된 회로의 성능을 검증하였다.

• 한국전자거래학회지
• /
• 제13권3호
• /
• pp.85-101
• /
• 2008

온톨로지를 이용한 시맨틱 웹은 의미 기반의 표현 수단으로써 기존의 웹이 갖는 한계점을 극복할 수 있는 차세대 웹의 표준으로 인식되고 있다. 시맨틱 웹에 표현된 정보를 최대로 활용하기 위해서는 온톨로지에 대한 질의 검색 및 추론 기능이 필요한데, 대부분의 시맨틱 웹 도구들은 RDF 메타데이터 구조에 따른 Triple 기반의 저장 구조를 이용함으로 인해 온톨로지 추론을 위한 의미 단위의 복합 질의를 효율적으로 지원하지 못하고 있다. 본 연구에서는 기술 논리(DL)에 기반하여 온톨로지 데이터 구조와 일치하는 저장 구조를 설계하고, 이를 이용하여 시맨틱 웹 온톨로지에 대한 질의 검색 도구를 개발함으로써 온톨로지 추론을 위한 효율적인 복합 질의 검색을 지원할 수 있는 개선 방법을 제시하고자 한다. 그리고 제안된 방법을 구현한 시스템인 SMART-DLTriple을 기존의 시스템과 비교하여 그 성과를 평가하였다. 개선된 온톨로지 질의 검색 방법은 온톨로지 추론의 성능 향상에 기여하여 실용적인 온톨로지 추론 시스템의 개발에 도움을 줄 것이다.

• 대한전자공학회논문지TC
• /
• 제46권6호
• /
• pp.66-77
• /
• 2009

본 논문에서는 SCA 기반 무선통신환경에 적합한 코바 미들웨어의 확장에 대해 기술한다. 제안한 미들웨어 확장은 모든 컴포넌트가 컴포넌트의 구현 방식에 대한 고려없이 상호 연동될 수 있도록 보장하며 기존 방식에 비해 성능 개선이 가능하다. 이러한 미들웨어 확장은 HAO와 IDL2VHDL 컴파일러, 그리고 ORBit의 개선을 포함한다. HAO는 FPGA 환경을 고려하여 로직수준에서 개발된 ORB이며, FPGA의 특성에 따라 일부 기능은 제한되었다. 추가로, IDL2VHDL 컴파일러는 CORBA IDL로 부터 하드웨어 기술언어인 VHDL로의 매핑과 추가의 절차들을 제공한다. 마지막으로, ORBit는 HAO와 직접 연동할 수 있도록 개선된 GPP상의 코바 ORB이다.

• 정보과학회 논문지
• /
• 제44권3호
• /
• pp.287-294
• /
• 2017

UCC와 SNS 등을 통해 개인 미디어가 다양한 방식으로 생성됨에 따라 미디어를 분석하고 인지하는 기술에 대한 연구가 진행되고 있으며, 이를 통해 객체 인지의 수준이 향상되었다. 그 결과 기존의 제목, 태그 및 스크립터 정보를 이용한 추론 방식과 달리 미디어에서 인지되는 객체를 활용하는 영상 분류 추론 연구가 수행되고 있다. 하지만 추론을 위한 미디어 온톨로지 모델링을 사람이 직접 수행해야 하기 때문에 많은 시간과 비용이 발생하는 단점이 있다. 따라서 본 논문에서는 미디어 분류를 위한 온톨로지 스키마 모델링의 자동화 방법을 제안한다. 영상에서 인지되는 객체의 빈도에 따른 OWL-DL 공리의 특성을 고려하여 온톨로지 모델 생성의 자동화 방안에 대하여 설명한다. 유튜브에서 수집한 15가지의 카테고리에 대한 영상으로부터 온톨로지 모델을 자동 생성하여 추론을 통해 미디어 분류의 정확도에 대한 실험을 수행하였다. 실험결과 15가지 영상 이벤트의 행위 약 1500개에 대하여 영상 분류를 수행한 결과, 86%의 정확도를 얻었고, 온톨로지 모델링의 자동화 방법에 대한 타당한 성능을 보였다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제53권1호
• /
• pp.1-9
• /
• 2004

In this paper, we proposed a hardware(H/W) structure which can compress and recontruct the input image in real time operation and implemented it into a FPGA platform using VHDL(VHSIC Hardware Description Language). All the image processing element to process both compression and reconstruction in a FPGA were considered each of them was mapped into a H/W with the efficient structure for FPGA. We used the DWT(discrete wavelet transform) which transforms the data from spatial domain to the frequency domain, because use considered the motion JPEG2000 as the application. The implemented H/W is separated to both the data path part and the control part. The data path part consisted of the image processing blocks and the data processing blocks. The image processing blocks consisted of the DWT Kernel for the filtering by DWT, Quantizer/Huffman Encoder, Inverse Adder/Buffer for adding the low frequency coefficient to the high frequency one in the inverse DWT operation, and Huffman Decoder. Also there existed the interface blocks for communicating with the external application environments and the timing blocks for buffering between the internal blocks. The global operations of the designed H/W are the image compression and the reconstruction, and it is operated by the unit or a field synchronized with the A/D converter. The implemented H/W used the 54％(12943) LAB(Logic Array Block) and 9％(28352) ESB(Embedded System Block) in the APEX20KC EP20K600CB652-7 FPGA chip of ALTERA, and stably operated in the 70MHz clock frequency. So we verified the real time operation. that is. processing 60 fields/sec(30 frames/sec).

• 정보처리학회논문지C
• /
• 제8C권5호
• /
• pp.607-614
• /
• 2001

정보통신과 컴퓨터기술의 발전으로 인하여 불법침입으로 인한 정보 파괴, 서비스거부공격 그리고 컴퓨터 바이러스 등에 의한 역기능이 날로 증가하고 있는 추세이다. 또한, 이러한 공격들로부터 네트워크를 보호하기 위해서 침입차단시스템(일명：방화벽), 침입탐지시스템, 접근제어시스템 등 많은 보안제품들이 개발 및 적용되고 있다. 그러나 이러한 보안 제품들에 대한 관리를 위해서는 많은 작업과 비용이 소요된다. 따라서, 이들 보안제품들에 대한 효율적인 관리와 일관된 보안 정책을 적용할 수 있는 정책 기반의 통합보안관리시스템의 정책모델이 필요하게 되었다. 본 논문에서는 정책계층의 개념을 기반으로 상위계층의 추상적이고 개념적인 정책을 보다 구체적인 형태의 정책으로 정제(refinement)하는 정책기반의 통합보안관리시스템의 계층적 정책모델을 제시하였다. 정책의 정형화된 표현을 위해서 Z-Notation을 적용하였으며, 이는 수학적 논리와 집합이론을 기반으로 스키마형태로 표현된다.

• 디지털융복합연구
• /
• 제15권10호
• /
• pp.243-251
• /
• 2017

효과적인 데이터 분석 및 활용을 위해서는 빅 데이터를 내부 데이터와 유연하게 연계할 수 있는 방안이 필요하다. 빅 데이터 분석 정보를 내부 정보시스템과 연계시키기 위한 방안으로서 본 연구는 다차원 이벤트 온톨리지를 제시하였다. 이를 위해서 먼저 빅 데이터 분석 정보를 이벤트 모형을 사용하여 온톨리지로 표현하고, 다차원 데이터베이스 또한 OWL-DL 온톨리지로 변환하여 표현하였다. 다차원 이벤트 온톨리지에서 빅 데이터 분석정보들은 차원 계층구조를 통하여 다차원 데이터베이스에 저장된 모든 개체들에게 공유되는데, 본 연구에서는 이를 이벤트의 하향공유, 상향 공유 및 복합 이벤트 공유로 구분한다. 이들 정보공유 유형별로 빅 데이터 분석 정보의 공유 및 활용 방안들을 제시하였으며, Protege를 사용하여 시험적으로 구현하였다. 본 연구는 외부의 빅 데이터 분석 정보를 내부의 다차원 데이터베이스와 연계하는 방안을 실험적으로 제시하였다는 점에서 의의를 가진다고 할 수 있다.

• 전자공학회논문지CI
• /
• 제41권4호
• /
• pp.31-39
• /
• 2004

현재 ARM7 TDMI 마이크로프로세서는 소프트웨어 루틴들의 반복 알고리듬을 사용하여 정수 나눗셈 연산을 처리하고 있어 많은 명령어 수와 긴 수행 시간을 갖는다. 본 논문은 ARM7 TDMI 마이크로프로세서의 연산기능 중 구현되지 않은 정수 나눗셈 연산 기능을 제안하였다. 이를 위해 부호 없는 정수 나눗셈 명령어인 ‘UDIV’명령어와 부호 있는 정수 나눗셈 명령어인 ‘SDIV’ 명령어를 새로 정의하였으며, 명령어들의 수행하기 위해 ARM7 TDMI 마이크로프로세서의 데이터 패스에 나눗셈 알고리듬을 적용하였다. 적용한 나눗셈 알고리듬은 비복원 알고리듬이며, 기존의 데이터 패스를 최대한 이용하여 추가되는 하드웨어 유닛을 최대한 줄였다. 제안된 방법을 검증하기 위하여 HDL(Hardware Description Language)을 이용하여 RTL(Register Transfer Level)에서 설계하여 시뮬레이션 하였으며, 현재 ARM7 TDMI 마이크로프로세서의 정수 나눗셈 연산 처리 방법과 제안된 구조에서의 정수 나눗셈 연산 처리 방법을 수행 시간과 수행 명령어 수 측면에서 비교하였으며, 기존의 논문에서 제안한 정수 나눗셈기와 수행 시간과 추가되는 하드웨어 면적을 비교하였다.

• 대한전자공학회논문지SP
• /
• 제44권4호통권316호
• /
• pp.51-59
• /
• 2007

본 논문에서는 H.264/AVC 엔트로피 부호화기의 베이스라인(Baseline)과 익스텐디드(Extended) 프로파일에서 사용되는 내용 기반 가변 길이 부호화(CAVLC: Context-based Adaptive Variable Length Coding)의 하드웨어 기반 복호화기 구조를 제안한다. 기존에 제안되었던 CAVLC 복호화기 하드웨어 구조는 5단계의 블록으로 설계되어 있고, 각 블록들이 유효비트를 얻기 위해서는 컨트롤러블록과 Accumulator블록을 거쳐 구해진다. 이때 레지듀얼 계수가 많을수록 이 과정을 여러 번 반복하게 되기 때문에 복호화 효율이 떨어진다. 본 논문에서는 이러한 유효비트를 구하는 과정을 줄이기 위해 2가지 방법을 제안한다. 한 가지 방법은 5단계로 이루어져 있던 블록을 4단계의 블록으로 줄이는 것이고 다른 한 가지 방법은 컨트롤러에 의한 덧셈 연산단계를 생략함으로써 블록별 유효비트를 효율적으로 구하는 것이다. 제안된 방법을 적용한 구조에 실험한 결과 하드웨어의 크기는 비슷하면서 하나의 매크로블록을 처리하는데 요구되는 평균 사이클 수가 기존의 방식보다 약 26% 줄었고 0.18um 표준 셀 라이브러리로 합성한 결과 14.2K 게이트를 가졌다.