• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.232-238
• /
• 2004

본 논문에서는 각각 2.4㎓ 대역과 5.8㎓ 대역에서 팬빔 안테나, 원형편파 안테나 그리고 지향성 안테나를 사용하여 지하철 터널에서의 전파 특성을 실험하였다. 협대역 채널 측정의 격과, NLOS (Non-Line-Of-Sight) 경로에서 수신전력 레벨이 LOS(Line-Of-Sight)에 비하여 급격히 감소함을 보였다. 광대역채널 측정은 PN sliding correlation 방법을 사용하여 수행하였다. 2.4㎓ 대역과 5.8㎓ 대역을 포함하는 IEEE 802.11 무선랜 대역에서 다양한 지향성 빔에 대한 평균초과지연(mean access delay)과 RMS 지연확산(RMS delay spread) 등의 채널 파라미터를 비교하였다.

• 한국정보통신학회논문지
• /
• 제13권2호
• /
• pp.227-232
• /
• 2009

본 논문에서는 quadrature hybrid coupler를 사용하여 위상 변조 신호를 발생 할 수 있는 간단한 회로를 해석한다. 90o 위상차를 갖는 coupler 출력 단자의 반사 계수를 이용하여 일정한 위상 출력 값을 갖는 위상 변조 신호를 발생시키며, quadrature hybrid coupler와 지연 소자 그리고 전력 결합기 등 제안 구조를 사용하여 고차 PSK 신호를 발생할 수 있다. 하나의 90o hybrid coupler와 반사 소자에 의해 180o 위상차를 갖는 간단한 BPSK 신호 발생회로와 부가적인 지연 소자 및 전력 결합기에 의해 90o 위상차를 갖는 QPSK 신호를 발생한다. 모의 성능 실험 결과 3o 이내의 위상차를 갖는 양호한 PSK 신호 특성을 나타내었다.

• 한국광학회지
• /
• 제22권6호
• /
• pp.256-261
• /
• 2011

본 논문에서는 결합 링 공진기 구조 기반의 가변 광신호 지연기를 고 굴절률 차이를 갖는 폴리머 물질을 이용하여 설계 및 제작하였다. 링들의 FSR은 100 GHz 로 설계하였고, 8 개의 링들이 결합된 구조를 사용하였다. 버스 도파로에 가까운 두 개의 링들이 공진하는 경우 약 100 ps, 4 개의 링들이 공진하는 경우 180 ps 정도의 지연시간이 측정되었으며, 이는 이론적인 결과에 가까움을 확인할 수 있었다.

• 한국전자파학회논문지
• /
• 제22권11호
• /
• pp.1111-1116
• /
• 2011

본 논문에서는 기존 CMOS 수동 스위치를 사용한 switched - line 타입 위상변화기의 수동 스위치를 공통게이트 증폭기(양방향 증폭기)로 대체한 60 GHz CMOS 양방향 능동 위상변화기를 제안한다. 양방향 능동 위상변화기는 양방향 증폭기 블록과 수동 delay line 네트워크 블록으로 구성된다. 양방향 증폭기 블록은 순방향과 역방향의 특성이 같도록 설계하기 위해 공통 게이트 증폭기(CGA) 구조가 적합하며, 입력단과 출력단의 매칭은 대칭으로 이루어진다. 또한, 통합 바이어스 회로를 이용하여 1개의 바이어스 전압($V_{DS}$)만으로도 증폭의 방향(순방향, 역방향)과 크기를 조절할 수 있도록 구성하였다. 수동 delay line 네트워크 블록은 마이크로스트립 라인으로 구성하였다. 동부 하이텍 1P8M 130-nm CMOS 공정을 이용하여 90도, 180도 1-bit 양방향 능동 위상변화기를 각각 설계하였고, 시뮬레이션 결과 60 GHz에서 평균 -3 dB의 삽입 손실을 얻었으며, 각각 90도 180도의 위상차를 얻었다.

• 대한전자공학회논문지TC
• /
• 제40권10호
• /
• pp.95-102
• /
• 2003

광 전송 네트워크의 스위칭 기술에서 자원 충돌 문제를 해결하기 위한 방법으로 버퍼링은 중요한 문제중 하나이다. 본 논문은 가변길이 광 패킷 스위칭에 있어서 Fiber Delay Line(FDL)을 사용한 광 버퍼의 dimensioning과 패킷의 손실률에 대하여 연구하였다. 우선 단단(single-stage) FDL 버퍼에서의 granularity와 버퍼 손실에 대한 관계를 고찰하고 간단한 구조의 다단(multi-stage) FDL 버퍼 구조를 제안하였다. 다단 FDL 버퍼는 구현 기술이나 경제성의 측면에서 현 시점에서는 실용성이 높지 않지만 본 논문에서는 미래에 실용화가 가능할 것이라는 가정 하에 다단 FDL 버퍼 구조들을 제안한다. 제안한 FDL 버퍼 구조에서 각 스테이지에 사용되는 지연 및 패스 라인의 소요량을 시뮬레이션을 통해 고찰하고 그 사용율에 근거하여 multi-stage FDL 버퍼를 dimensioning하였다. 또한 보다 실질적인 구조의 다단(multi-stage) FDL 버퍼를 제안하고 그 적합성을 버퍼 크기와 패킷 손실율의 관계를 통하여 연구하였다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2005년도 International Meeting on Information Displayvol.II
• /
• pp.882-886
• /
• 2005

As the TFT-LCD panels become larger and provide higher resolution, the distributed capacitive and resistive lines induce the propagation delay, reduce the TFT-on time and deteriorate the pixel chargingratio. A number of the compensation methods, like the H-LDC (Horizontal Line Delay Compensation), have been proposed to compensate the propagation delay of the large and high resolution panels [1]. These methods, however, require the comparatively accurate gate propagation delay estimates at each column driver. In this paper, by observing the actual gate and data waveform from 15-inch XGA TFT-LCD panels, we could predict the propagation delay along the row and column line.

• 한국통신학회논문지
• /
• 제28권9B호
• /
• pp.751-759
• /
• 2003

진행형 지연선로 또는 지연선 루프를 저장 유닛으로 사용하는 시간 분할 다중합(TDM) 광 출력 버퍼의 셀 손실 확률, 셀 지연 시간 등의 성능을 분석하여 보았다. 저장 유닛으로 사용되는 진행형 지연선로는 지연선 루프보다 그 구조가 단순하고, 저장 신호의 질적인 면에서 더 우수하여, 기존 TDM 광 출력 버퍼에 사용되었다. 반면에, 지연선 루프는 루프 내에서의 셀 회전 수 조절을 통해 저장 시간을 조절할 수 있다는 점에서 진행형 지연선로보다 그 유연성이 우수하다. 따라서 지연선 루프를 저장 유닛으로 사용하는 새로운 TDM 광 출력 버퍼를 제안하였다. 제안한 TDM 광 출력 버퍼는 $10^{-9}$ 이하의 셀 손실 확률을 얻기 위해 필요한 저장 유닛의 수를 줄일 수 있음을 보였다. 그리고 저장 유닛의 수가 충분히 클 때, 두 가지 TDM 광 출력 버퍼는 동일한 셀 지연 시간 특성을 보였다.

• 정보처리학회논문지A
• /
• 제10A권3호
• /
• pp.247-254
• /
• 2003

본 연구에서 고속 데이터 전송을 위해 Double Data Rate(DDR) 방식을 사용하는 SDRAM에 내장할 수 있는 저전압 광대역 Delay Locked Loop(DLL) 회로를 설계하였다. 고해상도와 빠른 Lock-on 시간을 위하여 새로운 유형의 위상검출기론 설계하였고 카운터 및 Indicator 등 내장회로의 빠른 동작을 위해 Dual-Data Dual-Clock 플립플롭(DCDD FF)에 기반을 둔 설계를 수행하였으며 이 FF을 사용하므로서 소자수를 70% 정도 감소시킬 수 있었다. Delay Line 중에서 Coarse 부분은 0.2ns 이하까지 검출 가능하며 위상오차를 더욱 감소시키고 빠른 Lock-on 기간을 얻기 위해 Fine 부분에 3-step Vernier Line을 설계하였다. 이 방식을 사용한 본 DLL의 위상오차는 매우 적고 25ps 정도이다. 본 DLL의 Locking 범위는 50∼500MHz로 넓으며 5 클럭 이내의 빠른 Locking을 얻을 수 있다. 0.25um CMOS 공정에서 1.8V 공급전압 사용시 소비전류는 500MHZ 주파수에서 32mA이다. 본 DLL은 고주파 통신 시스템의 동기화와 같은 다른 응용면에도 이용할 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1995년도 추계학술대회 논문집
• /
• pp.187-189
• /
• 1995

A Surface Acoustic Wave Gas sensor for NO, CO, H$_2$gas detection was designed fabricated, and tested. A delay line device was designed to composite a single mode SAW oscillator which enables to measure a SAW velocity. To reduce the effect of temperature and humidity, dual delay line oscillator circuit was used. And final output was measured by digital frequency counter. NO, CO, H$_2$gas were detected by WO$_3$thin film deposited on the path of the Delay Line.

• Journal of the Optical Society of Korea
• /
• 제20권2호
• /
• pp.300-304
• /
• 2016

A dual loop optoelectronic oscillator (OEO) based on an acousto-optic modulator (AOM) for single mode operation with an acousto-optic delay line is demonstrated in this paper. When the OEO operates, the free spectral range is a function of the total loop length of the OEO, which is mainly dependent on the propagation time of the acoustic wave in the AOM. Due to the huge difference in the magnitude between the speed of light and the acoustic velocity in the AOM, the effective loop length converted to light-propagation length of the OEO increases to 3.8 km. With 150 MHz oscillation frequency, phase noise of -118 dBc/Hz at 10 kHz frequency offset, and -140 dBc/Hz at 200 kHz frequency offset, is achieved.