• 제목/요약/키워드: Database Connection Pool

검색결과 7건 처리시간 0.021초

동시접속 사용자 접근을 고려한 데이터베이스 커넥션 풀 아키텍처 (Database Connection Pool Architecture for User Interconnections Access)

  • 김영찬;김태간;이세훈;임기욱;이정현
    • 한국콘텐츠학회논문지
    • /
    • 제9권1호
    • /
    • pp.89-97
    • /
    • 2009
  • 어플리케이션의 데이터베이스 시스템 사용이 날로 증가하면서, 사용자 급증에 따른 데이터베이스 시스템에 동시접속 하는 커넥션 처리 방법에 있어 중요성이 부각되고 있다. 이러한 데이터베이스의 커넥션을 효과적으로 처리하기 위해 데이터베이스 커넥션 풀이 도입되었으나, 동시접속 사용자가 증가하는 형태에 따른 커넥션 처리는 미비한 실정이다. 본 논문에서는 기존의 커넥션 풀 아키텍처를 개선하기 위하여 주 커넥션 풀 이외에 보조 커넥션 풀을 추가하였다. 또한 두 커넥션 풀의 연결을 관리하기 위하여 커넥션 풀 브로커를 정의하였다. 커넥션 풀 브로커는 주 커넥션 풀이 한계에 도달하였을 때 보조커넥션 풀로 연결을 제어한다. 실험을 통하여 동시접속 사용자가 급격히 증가하는 형태의 요청처리에 있어, 기존 데이터베이스 커넥션 풀 구조와 비교해서 응답시간의 향상된 결과를 확인하였다.

DB Connection Pool 관리를 위한 성능 진단도구의 설계 및 구현 (Design and Implementation of Performance Diagnosis Tool for DB Connection Pool Management)

  • 이재환;정인환
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2003년도 춘계학술발표논문집 (하)
    • /
    • pp.1507-1510
    • /
    • 2003
  • 웹 어플리케이션 개발 시 데이터베이스 시스템의 사용이 증가함에 따라 데이터베이스 시스템에 접속하는 커넥션 리소스 관리에 대한 중요성이 부각되고 있다. 본 논문은 웹 어플리케이션 구축 시 사용하는 데이터베이스 접속 풀(Database connection Pool)의 성능을 평가하고 진단하는 도구를 제안한다. 본 도구는 성능 및 진단을 통하여 웹 어플리케이션에 가장 적합한 최적화된 DB 커넥션 풀을 최적화하는 방법을 제시한다. 아울러 제안된 도구를 사용한 효과적인 데이터베이스 접속 풀(Database Connection Pool)의 관리 결과에 대하여 기술한다.

  • PDF

동시사용자 접근이 용이한 데이터베이스 커넥션 풀 아키텍처 (Database connection pool architecture for interconnections simplicity access)

  • 김영찬;이세훈
    • 한국컴퓨터정보학회:학술대회논문집
    • /
    • 한국컴퓨터정보학회 2008년도 제38차 하계학술발표논문집 16권1호
    • /
    • pp.125-130
    • /
    • 2008
  • 어플리케이션의 데이터베이스 시스템 사용이 증가하면서, 사용자 급증에 따른 데이터베이스 시스템에 동시접속 하는 커넥션 처리 방법에 있어 중요성이 부각되고 있다. 이러한 데이터베이스의 커넥션을 효과적으로 처리하기 위해 데이터베이스 커넥션 풀이 도입되었으나, 동시접속이 증가하는 형태에 따른 커넥션 처리는 미비한 실정이다. 이 논문에서는 기존의 커넥션 아키텍처를 개선하여 주 커넥션 풀과 보조 커넥션 풀, 두 커넥션 풀의 연결을 할당하기 위한 커넥션 브로커 관계에 있어 새로운 아키텍처를 정의하였고, 실험을 통하여 기존 데이터베이스 커넥션 풀 구조와 비교해서 100% 가량 성능이 향상된 결과를 제시하였다.

  • PDF

웹 응용 서비스에서 성능 분석을 위한 실험적인 평가 기법 (Experimental Evaluation Method for Performance Analysis in Web Application Services)

  • 김남윤
    • 한국인터넷방송통신학회논문지
    • /
    • 제16권1호
    • /
    • pp.69-75
    • /
    • 2016
  • 대화형 웹 환경에서 응용 프로그램의 성능은 고품질의 서비스를 제공하기 위한 필수적인 이슈이다. 즉, 웹 요청 트랙픽이 일시적으로 급증할 경우, 서버의 CPU 여유 시간이 부족하게 되고 결국 요청의 응답 시간이 증가하기 때문에 클라이언트에게 좋지 않은 경험을 유발하게 된다. 본 논문에서는 J2EE 응용 서버에서 설정 가능한 파라미터인 스레드 풀과 데이터베이스 연결 풀의 크기가 응용 프로그램의 성능에 끼치는 영향을 분석한다. 또한 최적의 파라미터 값을 얻기 위해서 웹 성능 분석을 위한 실험적 평가 기법을 소개한다. 마지막으로 사례 연구를 통해 성능 분석 결과를 제시한다.

Quantum-dot Cellular Automata 회로로부터 디지털 논리 추출 (Digital Logic Extraction from Quantum-dot Cellular Automata Designs)

  • 오연보;이은철;김교선
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
    • /
    • pp.139-141
    • /
    • 2006
  • Quantum-dot Cellular Automata (QCA) is one of the most promising next generation nano-electronic devices which will inherit the throne of CMOS which is the domineering implementation technology of large scale low power digital systems. In late 1990s, the basic operations of the QCA cell were already demonstrated on a hardware implementation. Also, design tools and simulators were developed. Nevertheless, its design technology is not quite ready for ultra large scale designs. This paper proposes a new approach which enables the QCA designs to inherit the verification methodologies and tools of CMOS designs, as well. First, a set of disciplinary rules strictly restrict the cell arrangement not to deviate from the predefined structures but to guarantee the deterministic digital behaviors. After the gate and interconnect structures of the QCA design are identified, the signal integrity requirements including the input path balancing of majority gates, and the prevention of the noise amplification are checked. And then the digital logic is extracted and stored in the OpenAccess common engineering database which provides a connection to a large pool of CMOS design verification tools. Towards validating the proposed approach, we designed a 2-bit QCA adder. The digital logic is extracted, translated into the Verilog net list, and then simulated using a commercial software.

  • PDF

공급망 형성을 위한 협업기업 발굴방법의 최신 동향 분석 (The State-of-the-art of Discovering New Suppliers to Build a Supply Chain)

  • 김경덕;조보람;신문수;류광열;조현보
    • 산업공학
    • /
    • 제25권1호
    • /
    • pp.21-30
    • /
    • 2012
  • In the past, buyers and suppliers met each other to find common interests off-line in exhibitions and conferences, or through personal connection. These activities were time consuming and costly. With the advent of information era, these activities moved to online market places, where buyers search for suppliers with a set of keywords that are believed to be representative of their requirements. Its fundamental assumption is that all the potential candidates are registered in a certain database. However, recently buyers want to diversify suppliers due to needs of cost competitiveness or frequent new product development. To this end, instead of choosing suppliers from the supplier pool, discovering suppliers from all over the world should be emphasized. In order to enable buyers to describe their requirements and suppliers to capture their manufacturing capabilities via online market places, the semantic differences of terms between buyers and suppliers should be resolved. The paper summarizes various supplier discovery frameworks and prototype systems, which can be employed to expose domestic small-medium enterprises into global buyers in the near future.

QCA 설계에서 디지털 논리 자동 추출 (Digital Logic Extraction from QCA Designs)

  • 오연보;김교선
    • 대한전자공학회논문지SD
    • /
    • 제46권1호
    • /
    • pp.107-116
    • /
    • 2009
  • QCA는 현재 초고집적 저전력 디지털 시스템 구현 기술의 왕좌를 차지하고 있는 CMOS의 자리를 상속받을 가장 장래성 있는 차세대 나노 전자 소자 중 하나이다. QCA 셀의 하드웨어 기본 동작은 이미 1990년대 후반에 실험을 통하여 증명되었다. 또한 회로를 설계할 수 있는 전용설계 도구와 시뮬레이터도 개발되었다. 그러나 기존의 QCA 설계 기술은 초대규모 설계에 대한 준비가 부족하다. 본 논문은 기존의 대규모 CMOS 설계에서 사용되었던 검증 방법들과 도구를 QCA 설계에서 그대로 활용할 수 있는 새로운 접근 방법을 제시한다. 첫째로 셀 배치를 미리 정의된 구조에서 벗어나지 않도록 엄격하게 제한함으로써 항상 일관성 있는 디지털 동작을 보장하는 설계 규칙을 제안한다. 다음, QCA 설계의 게이트 및 상호연결 구조를 인식한 후 다수결 게이트의 입력 경로 균형과 잡음 증폭 방지 등을 포함하는 신호 충실도 보장 조건을 검사한다. 마지막으로 디지털 논리를 추출하여 OpenAccess 공통 데이터베이스로 저장하면 이미 CMOS 설계에서 사용되고 있는 풍부한 검증 툴과 연결되어 그들을 사용할 수 있게 된다. 제안된 방식을 검증하기 위해 2-비트 가산기 및 비트-직렬 가산기, 그리고 ALU 비트 슬라이스를 설계하였다. 디지털 논리를 추출하여 Verilog 넷 리스트를 생성시킨 후 상업용 소프트웨어로 시뮬레이션 하였다.