• 한국마린엔지니어링학회:학술대회논문집
• /
• 한국마린엔지니어링학회 2006년도 전기학술대회논문집
• /
• pp.249-250
• /
• 2006

In this paper, hardware design and implementation of digital controller for the High Precision Digital Power Supply (HPDPS) based on Digital Signal Processor (DSP) and Field Programmable Gate Array (FPGA) is presented. Developed digital controller is composed of high resolution Digital Pulse Width Modulation (DPWM) and high resolution analog to digital converter circuit with anti-aliasing filter. And Digital Signal Processor (DSP) has the capability of a few micro-second calculation time for one feedback loop. 32-bit DSP and DPWM with 150[ps] step resolution is used to implement the HPDPS. Also 18-bit 2 mega sample per second ADC board is adopted for the developed digital controller. Also, hardware structure of the developed digital controller and experimental results of the first prototype board for HPDPS is described.

• 한국통신학회논문지
• /
• 제36권12C호
• /
• pp.727-737
• /
• 2011

본 논문에서는 FPGA(Field Programmable Gate Array)와 DSP(Digital Signal Processor)를 이용하는 실시간 차선 및 차량인식 시스템의 구현에 대하여 기술한다. 실시간 시스템의 구현을 위해서 FPGA와 DSP의 역할을 효율적으로 분할할 필요성이 있다. 시스템의 알고리즘을 특정요소 추출부분을 기준으로 분할하여 대량의 영상정보를 이용하여 소량의 특정요소를 추출하는 과정을 FPGA로 구현하고 추출된 특정요소를 사용하여 차선과 차량을 정의하고 추적하는 부분을 DSP에서 수행하게 하고, FPGA와 DSP의 효율적 연동을 위한 인터페이스 구성을 제안함으로써 실시간 처리가 가능한 시스템 구조를 제안한다. 실험 결과 제안한 실시간 차선 및 차량인식 시스템은 $640{\times}480$ 크기를 갖는 비디오 영상 입력에 대해 약 15 (frames/sec)로 동작하여 실시간 응용으로 충분함을 알 수 있다.

• 대한전기학회논문지
• /
• 제45권4호
• /
• pp.543-552
• /
• 1996

The goal of this paper is to developed a DSP based power analyzing and control system by 3-Dimensional (3-D) space current co-ordinates. A developed system is made up of 486-PC and DSP (Digital Signal Processor) board, Active Power Filter, Non-linear thyristor load, and Power analyzing and control program for Windows. Power is analyzed using signal processing techniques based on the correlation between voltage and current waveforms. Since power analysis algorithm is performed by DSP, power analysis is achieved in real-time even under highly dynamic nonlinear loading conditions. Combining control algorithm with power analysis algorithm is performed by DSP, power analysis is achieved in real-time even under highly dynamic nonlinear loading conditions. Combining control algorithm with power analysis algorithm, flexibility of the proposed system which has both power analysis mode and control mode, is greatly enhanced. Non-active power generated while speed of induction motor is controlled by modulating firing angle of thyristor converter, is compensated by Active Power Filter for verifying a developed system. Power analysis results, before/after compensation, are numerically obtained and evaluated. From these results, various graphic screens for time/frequency/3-D current co-ordinate system are displayed on PC. By real-time analysis of power using a developed system, power quality is evaluated, and compared with that of conventional current co-ordinate system. (author). refs., figs. tabs.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.205-208
• /
• 2002

본 논문은 DSP와 웨이블릿을 이용한 영상신호의 전송시스템의 설계에 관한 연구이다. 독립된 타겟 시스템은 32비트 DSP 프로세서를 기반으로 구현하였고, 전송속도를 향상시키기 위한 영상신호의 압축은 웨이블릿 기법을 적용하였다. NTSC 형식의 영상신호는 구현된 시스템에 의하여 획득, 압축되어 전송되며, 호스트컴퓨터와는 독립적으로 구현됨으로써 감시 및 검사시스템 설계에 용이하게 적용된다.

• 한국항공우주학회지
• /
• 제39권1호
• /
• pp.63-68
• /
• 2011

세계 각국은 달 탐사에 대한 연구를 활발하게 진행하고 있으며 우리나라에서도 달 탐사 임무를 수행하기 위한 기초연구가 이루어지고 있다. 성공적인 달 탐사 임무 수행을 위한 통신 시스템의 개발은 달 탐사 프로젝트에 있어서 중요한 부분이다. 본 논문에서는 기저대역 프로세서 개발을 위한 기본 연구로써 달 탐사 통신 링크에 대한 요구조건 분석을 바탕으로 DSP 프로토타입 시스템을 설계하고 심우주 통신을 위한 국제 표준을 고려하여 각 핵심 모듈을 구현한다. DSP 프로토타입의 비트 오류 확률 값을 컴퓨터 시뮬레이션 결과와 비교함으로써 검증한다.

• 디지털산업정보학회논문지
• /
• 제14권4호
• /
• pp.87-92
• /
• 2018

One of the problems with the base station equipment is that there is a large difference between the replacement time of the hardware equipment such as the base station equipment and the radio access equipment, and the evolution period of the communication standard. Therefore, the base station communication platform must be flexible enough to handle the evolving communication standards after purchase. Recent research on reconfigurable communications platforms has focused on the efficient architecture of the communications platform to meet these requirements through software downloads while still using existing hardware. This paper presents a prototype of a base station communications platform based on the ETSI standard reconfigurable architecture. The communication platform presented in this paper is implemented as an ETSI standard reconfigurable architecture using a general-purpose DSP (Digital Signal Processor). In the implemented prototype, we verify the real-time feasibility of communication protocol updates through software reconfiguration.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.913-914
• /
• 2006

This paper proposes a flexible IED platform which is implemented with a network processor and a DSP. DSP algorithms are downloaded through the embedded Linux based network processor remotely from ethernet. This architecture gives the best flexibility to adaptively accommodate the various algorithms needed in the IED environment. The developed IED platform can simultaneously measure data of the maximum of forty channels. The developed IED platform shows the successful operation, which measures and transfers the 8 channels data of 16bit samples sampled at 3.84kHz per each channel. The detailed performance analysis of the developed IED platform shows the about 10% processing load of CPU running at 533MHz.

• 한국음향학회지
• /
• 제20권8호
• /
• pp.19-23
• /
• 2001

고속 저전력의 DSP (Programmable Digital Signal Processor)가 개발됨에 따라 이동통신 분야에서 시스템 및 단말기 등이 DSP를 사용하여 구현되고 있다. 본 논문에서는 DSP를 사용한 AMR (Adaptive Multi-rate) 음성부호화기의 멀티 채널 실시간 구현에 관하여 논한다. AMR 음성부호화 알고리즘을 250 MHz로 동작하는 32비트 정수형 DSP 칩인 TMS320C6202를 사용하여 구현하였다. 실시간 동작을 위하여 cross compile, 선형 어셈블리 최적화, TMS320C62xx 어셈블리 최적화 작업을 수행하였다. AMR 음성부호화기에 음성 데이터 입출력 기능 및 외부 CPU와의 통신기능을 포함하였다. DSP EVM 보드를 사용하여 AMR 음성부호화기를 개발하였고, ETRI에서 개발중인 비동기 IMT-2000 시스템 상에서 동작 및 기능을 검증하였다.

• 전자공학회논문지C
• /
• 제36C권2호
• /
• pp.1-13
• /
• 1999

디지털 신호처리용 응용 프로그램의 복잡도가 증가햐면서, 효율적인 컴파일러를 지원하는 DSP 프로세서 구조의 필요성이 증대되고 있다. 많은 범용 레지스터와 직교적(orthogonal)인 명령어 집합을 가지는 RISC프로세서 구조에 메모리 오퍼랜드, 전용 어드레스 계산 유닛, 단일 사이클 MAC 명령어, zero-overhead 하드웨어 루프 등 DSP 프로세서의 구조적 특징을 가하여 효율적인 컴파일러를 가지는 고성능의 RISC 기반 DSP를 구현할 수 있다. 본 논문에서는 이 네 가지 DSP 아키텍쳐 구성 요소를 지원하는 코드변환기를 개발하고, 이를 이용하여 각각의 DSP 아키텍쳐 구성 요소들을 보완하였을 때 성능에 미치는 영향을 정량적으로 평가하였다. 성능 평가 실험에는 C 언어로 작성된 7개의 DSP 벤치마크 프로그램과 QCELP 음성 부호화기를 이용하였으며, 평가 결과를 RISC 프로세서뿐만 아니라 Texas Instruments 사의 TMS320C3x, TMS320C54x, TMS320C5x DSP 프로세서와 비교하였다.

• 전력전자학회논문지
• /
• 제6권1호
• /
• pp.27-33
• /
• 2001

본 연구에서는 독립형 TMS32OC31 DSP보드에 의해 전략분석 과정을 완전 소프트웨어화하고, 전압센서와 전류 센서를 시스템 내부에 탑재한 저전력용 3상 모터구동장치플 위한 전랙품질 분석시스템을 개발하였다. 평균전력이 론에 의해 전략품질을 분석하였고 분석 결과를 LCD화변에 의해서 실시간으로 출력하였다. 특히 개발된 시스템은 설치공간이 필요한 종전의 대전력용 전력분석장비와는 다르게, 상용 인버터에 곧바로 탑재 가능하도록 히여 설치 공간을 줄였고 또한 초보자도 사용하기 용이하게 하였다. 정상상태와 모터구동장치의 부하가 급변하는 과도상태에 서도 제안된 전력품질 분석시스템은 실시간으로 전력분석을 하였으며, 본 연구의 유용성을 엽증할 수 있었다.