• International Journal of Control, Automation, and Systems
• /
• 제6권3호
• /
• pp.453-459
• /
• 2008

The neural network is currently being used throughout numerous control system fields. However, it is not easy to obtain an input-output pattern when the neural network is used for the system of a single feedback controller and it is difficult to obtain satisfactory performance with when the load changes rapidly or disturbance is applied. To resolve these problems, this paper proposes a new mode to implement a neural network controller by installing a real object for control and an algorithm for this, which can replace the existing method of implementing a neural network controller by utilizing activation function at the output node. The real plant object for controlling of this mode implements a simple neural network controller replacing the activation function and provides the error back propagation path to calculate the error at the output node. As the controller is designed using a simple structure neural network, the input-output pattern problem is solved naturally and real-time learning becomes possible through the general error back propagation algorithm. The new algorithm applied neural network controller gives excellent performance for initial and tracking response and shows a robust performance for rapid load change and disturbance, in which the permissible error surpasses the range border. The effect of the proposed control algorithm was verified in a test that controlled the speed of a motor equipped with a high speed computing capable DSP on which the proposed algorithm was loaded.

• 전력전자학회논문지
• /
• 제6권2호
• /
• pp.202-208
• /
• 2001

스위치드 리럭턴스 모터(Switched Relutance Motor : 이하 SRM)는 이중 돌극형으로 되어있으며, 상권선은 고정자만 사용한다. 다른 어느 전동기보다도 간단한 구조를 가지고 있어 제작단가가 저렴하고, 기계적으로 견고하며, 고온 등의 열악한 환경에서도 신뢰성이 높으며, 브러쉬 등이 없어 유지비가 거의 들지 않는 장점을 지니고 있다. 그러나 SRM은 상여자를 위하여 회전자의 위치정보를 알아야하므로 위치 검출기가 필요하고, 정속도 운전을 위하여 타코 발전기나 엔코더가 부가적으로 필요하다. 그러나 본 논문에서는 회전자의 속도측정을 얻기 위하여 고가의 엔코더를 사용하지 않고, 단지 간단한 슬롯 디스크로부터 위치를 검출하여 속도를 추정할 수 있는 알고리즘을 제시하고 개발하였다. 속도 추정 알고리즘을 적용한 가변속 디지털 제어시스템을 구현하기 위하여 TI사의 TMS320F240-20MIPS 고정 소수점 연산용 프로세서를 사용하였다. 개발한 시스템을 실험한 결과 넓은 범위에 걸쳐 속도제어가 가능하였고, 단일 펄스모드, 하드 쵸핑모드 및 소프트 쵸핑모드 뿐만 아니라, 전류제어 동작모드에서 가변속 제어가 가능하였다. 그리고 어드밴스각 제어가 가능하였다.

• Current Research on Agriculture and Life Sciences
• /
• 제32권2호
• /
• pp.79-84
• /
• 2014

본 논문에서는 저가, 저전력 및 소형의 IMU를 구성하기 위한 MEMS 관성 센서를 이용하여 자세 정보를 제공받는 ARHES에 위의 센서를 사용하기 위해 자이로 센서 및 가속도센서의 데이터 출력 특성을 검증하여 오차 및 정확도를 분석하였다. 센서 실험을 위하여 진자 실험 장치를 제작하였고, 진자 운동에 대한 센서 데이터를 수집하였다. 이론적인 수식을 유추하여 센서 데이터의 정확성 분석을 위한 기준 값으로 설정하였다. 센서값과 이론값을 비교하면 각속도에서 4.32~5.72%, 가속도에서 x-, z-축 방향에 대하여 각각 3.53~6.74% 및 3.91~4.16%의 오차율을 나타냈다. 진자실험 장치를 이용한 센서 검증에서 무인헬리콥터에 사용될 센서로서 적합한 것으로 평가되었으며 이는 짐벌장치 등을 이용한 자세추정 알고리즘을 구성하는데 기초가 되었다. 또한, 더욱 정밀한 실험을 위해서는 온도 등 주변 환경 요인에 대한 보정이 요구된다.

• 한국통신학회논문지
• /
• 제33권12A호
• /
• pp.1172-1176
• /
• 2008

본 논문에서는 상용 DSP를 기반으로 하여 SDR용 스마트 안테나 시스템의 듀얼 모드 채널 카드를 구현하였다. SDR(Software Define Radio) 기술은 공통된 하드웨어 플랫폼에 소프트웨어를 다운로드하여 사용자가 원하는 모드로 재구성이 가능하게 하는 기술이다. 채널 카드는 고속 데이터 전송을 위한 차세대 이동통신 방식인 WiBro(Wireless Broadband)와 HSDPA(High Speed Downlink Packet Access) 통신 모드를 지원하며, 스마트 안테나 기술이 적용된 듀얼 모드 기지국 시스템의 핵심인 모뎀 카드로 사용된다. 본 논문에서는 WiBro 시스템과 HSDPA 시스템으로 구현된 채널 카드의 구조를 설명하고, 구현된 채널 카드의 성능 검증을 위해 상용 통신 규격인 WiBro와 HSDPA시스템에서의 성능을 알아본다.

• 전력전자학회논문지
• /
• 제15권3호
• /
• pp.188-198
• /
• 2010

최근들어, 전기이중층 커패시터 등의 친환경 전력저장장치의 수요가 증가하면서, 이를 위한 양방향 충/방전기의 수요 또한 증가하고 있다. 그러나, 기존의 상용화된 아날로그 제어기를 사용하는 DC-DC 컨버터를 충 방전기로 사용하게 되면, 충/방전 레퍼런스를 제공하는 상위 디지털 제어기와 별도로 아날로그 제어기를 제작해야 하는 문제가 있고, 회로가 복잡해지며, 모드전환 시 과도응답이 좋지 않다. 이에 대한 대안으로 단일 디지털 제어기를 사용하게 되면 쉽게 구현 가능한 설계방식을 이용하여 양방향 시스템의 성능을 향상 시킬 수 있다. 본 논문에서는 단일 회로 단 양방향 벅-부스트 컨버터에 전기이중층 콘덴서를 이용한 친환경 전력저장장치의 양방향 충/방전 시스템을 구현하고, DSP(TI사 TMS320F28335)를 이용한 디지털 제어기를 적용하였다. MATLAB simulink를 이용하여 모의실험을 수행하였고, 하드웨어를 구성하여 실험한 결과, 모의실험과 마찬가지로 양방향 시스템의 응답특성이 개선되었음을 보여주었다.

• Journal of Electrical Engineering and Technology
• /
• 제13권1호
• /
• pp.168-180
• /
• 2018

In order to achieve the high quality output voltage of single-phase voltage source inverters, in this paper an Adaptive Complementary Sliding Mode Control (ACSMC) is proposed. Firstly, the dynamics model of the single-phase inverter with lumped uncertainty including parameter variations and external disturbances is derived. Then, the conventional Sliding Mode Control (SMC) and Complementary Sliding Mode Control (CSMC) are introduced separately. However, when system parameters vary or external disturbance occurs, the controlling performance such as tracking error, response speed et al. always could not satisfy the requirements based on the SMC and CSMC methods. Consequently, an ACSMC is developed. The ACSMC is composed of a CSMC term, a compensating control term and a filter parameters estimator. The compensating control term is applied to compensate for the system uncertainties, the filter parameters estimator is used for on-line LC parameter estimation by the proposed adaptive law. The adaptive law is derived using the Lyapunov theorem to guarantee the closed-loop stability. In order to decrease the control system cost, an inductor current estimator is developed. Finally, the effectiveness of the proposed controller is validated through Matlab/Simulink and experiments on a prototype single-phase inverter test bed with a TMS320LF28335 DSP. The simulation and experimental results show that compared to the conventional SMC and CSMC, the proposed ACSMC control strategy achieves more excellent performance such as fast transient response, small steady-state error, and low total harmonic distortion no matter under load step change, nonlinear load with inductor parameter variation or external disturbance.

• 전력전자학회논문지
• /
• 제17권5호
• /
• pp.401-408
• /
• 2012

A simple on-line elimination strategy of the dead time and inverter nonlinearity using the current slope information is presented for a PWM inverter-fed IPMSM (Interior Permanent Magnet Synchronous Motor) drive. In a PWM inverter-fed IPMSM drive, a dead time is inserted to prevent a breakdown of switching device. This distorts the inverter output voltage, resulting in a current distortion and torque ripple. In addition to the dead time, inverter nonlinearity exists in switching devices of the PWM inverter, which is generally dependent on operating conditions such as the temperature, DC link voltage, and current. The proposed scheme is based on the fact that the d-axis current ripple is mainly caused by the dead time and inverter nonlinearity. To eliminate such an influence, the current slope information is determined. The obtained current slope information is processed by the PI controller to estimate the disturbance caused by the dead time and inverter nonlinearity. The overall system is implemented using DSP TMS320F28335 and the validity of the proposed algorithm is verified through the simulation and experiments. Without requiring any additional hardware, the proposed scheme can effectively eliminate the dead time and inverter nonlinearity even in the presence of the parameter uncertainty.

• 한국통신학회논문지
• /
• 제28권10C호
• /
• pp.984-994
• /
• 2003

본 논문은 안테나 어레이를 이용한 블라인드 방법을 관간으로 하는 최적의 웨이트 벡터 계산방법을 제시한다. 본 논문에서 사용되는 적응알고리즘은 수신신호의SINR(Signal to Interference plus Noise Ratio)을 최대화하는 웨이트 벡터를 구하는 일반화된 온-오프 알고리즘(Generalized On-Off algorithm)이다. 제안된 알고리즘은 선형화된 일차의 계산량, O(6N+8), 으로 작동되어 범용 DSP를 이용하여 웨이트 벡터 계산을 실시간으로 처리 할 수 있음을 확인하였다. 또한 다양한 성능분석을 통해 본 논문에서 제안한 알고리즘은 각분산(angular spread)이 많을 때와 처리이득(processing gain)이 낮은 열악한 신호 환경하에서는 일반화되지 않은 기존의 알고리즘의 경우보다 약 3배까지 용량증대 효과를 제공한다는 것을 확인하였다. 제안 알고리즘을 IS2000 1X 이동통신시스템과 위성추적시스템에 응용한 결과, 통신용량측면과 통신품질측면 모두에서 우수한 성능을 확인하였다.

• 대한전자공학회논문지TE
• /
• 제39권4호
• /
• pp.355-355
• /
• 2002

본 논문에서는 디지털 오디오의 하드웨어 설계 시 가장 중요하고 고집적도를 요구하는 부동소수점 유닛을 설계하였다. 대부분의 모든 오디오 시스템이 다채널을 지원하고 고음질을 요구한다. 하드웨어로 구현한 부동소수점 연산기는 MPEG-2 AAC 복호기를 DSP로 구현 시 실시간 디코딩이 가능하도록 설계하였다. 그 이유는 오디오 분야에서 MPEG-2 AAC는 MPEG-4 이후 오디오와 상호 호환성을 갖기 때문이다. MPEG-2 AAC 디코더에서 가장 많은 연산부분을 차지하는 부동소수점유닛의 속도향상을 위하여 하드웨어로 설계하였다. FPU는 승산기와 가산기로 구성되어있다. 승산기는 Radix-4 Booth알고리즘을 사용하였고 가산기는 속도향상을 위하여 1의 보수 방식을 채택하였다. 부동소수점 형식은 지수부에 8bit 가수부에 24bit를 사용한다. IEEE 단정도 포맷과 호환되도록 설계하였으며, 연산기의 속도를 향상시키기 위하여 파이프라인 구조를 채택하였다. 모든 세부블록들은 ISO/IEC 13818-7 표준에 의거하여 구현하였다. 알고리즘 테스트는 C언어를 사용하였고, 설계는 VHDL(VHSIC Hardware Description Language)을 사용하였다. 최대동작속도는 23.2MHz이고, 안정상태의 동작속도는 약 19MHz이다.

• 한국정보통신학회논문지
• /
• 제26권7호
• /
• pp.1071-1077
• /
• 2022

타원곡선 암호 (elliptic curve cryptography; ECC) 기반의 공개키 기반구조 구현에 사용될 수 있는 보안 SoC(system-on-chip)를 설계하였다. 보안 SoC는 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; ECDSA)용 하드웨어 가속기가 AXI4-Lite 버스를 통해 Cortex-A53 CPU와 인터페이스된 구조를 갖는다. ECDSA 하드웨어 가속기는 고성능 ECC 프로세서, SHA3 (secure hash algorithm 3) 해시 코어, 난수 생성기, 모듈러 곱셈기, BRAM (block random access memory), 그리고 제어 FSM (finite state machine)으로 구성되며, 최소의 CPU 제어로 ECDSA 서명 생성과 서명 검증을 고성능으로 연산할 수 있도록 설계되었다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 하드웨어-소프트웨어 통합 검증을 하였으며, 150 MHz 클록 주파수로 동작하여 초당 약 1,000번의 ECDSA 서명 생성 또는 서명 검증 연산 성능을 갖는 것으로 평가되었다. ECDSA 하드웨어 가속기는 74,630개의 LUT (look-up table)와 23,356개의 플립플롭, 32kb BRAM 그리고 36개의 DSP (digital signal processing) 블록의 하드웨어 자원이 사용되었다.