• 한국음향학회지
• /
• 제20권8호
• /
• pp.19-23
• /
• 2001

고속 저전력의 DSP (Programmable Digital Signal Processor)가 개발됨에 따라 이동통신 분야에서 시스템 및 단말기 등이 DSP를 사용하여 구현되고 있다. 본 논문에서는 DSP를 사용한 AMR (Adaptive Multi-rate) 음성부호화기의 멀티 채널 실시간 구현에 관하여 논한다. AMR 음성부호화 알고리즘을 250 MHz로 동작하는 32비트 정수형 DSP 칩인 TMS320C6202를 사용하여 구현하였다. 실시간 동작을 위하여 cross compile, 선형 어셈블리 최적화, TMS320C62xx 어셈블리 최적화 작업을 수행하였다. AMR 음성부호화기에 음성 데이터 입출력 기능 및 외부 CPU와의 통신기능을 포함하였다. DSP EVM 보드를 사용하여 AMR 음성부호화기를 개발하였고, ETRI에서 개발중인 비동기 IMT-2000 시스템 상에서 동작 및 기능을 검증하였다.

• 한국음향학회지
• /
• 제19권4호
• /
• pp.37-44
• /
• 2000

본 논문에서는 인터넷 폰, 디지털 이동통신 등과 같이 낮은 비트율이 요구되는 분야에 사용될 수 있는 MPEG-4 오디오의 HVXC(Harmonic Vector eXcitation Coding) 알고리즘을 부동 소수점 DSP인 TMS320C6701에 실시간 구현한 내용을 기술한다. 실시간 동작을 위한 하드웨어 구조를 채택하였으며, 소프트웨어 최적화의 경우 연산 시간이 많이 소요되는 함수 루틴에 대한 C 언어 및 어셈블리 언어 레벨의 최적화를 수행하였다. 또한, DSP의 내부 프로그램 메모리의 프로그램 캐쉬로의 활용, DSP의 내부 데이터 메모리의 영역의 중첩 활용 및 background DMA 방식을 이용한 최적화를 수행하였다. 최적화 결과 2kbps및 4kbps의 비트율에서 압축 및 복원을 실시간으로 수행할 수 있으며, 인코더의 경우 2kbps의 경우에는 최적화 전에 비해 약 96% 정도로 수행시간을 단축하였다. 또한, 비공식 주관품질 평가에 의하면 2kbps의 비트율에서 약 MOS 2.45를 얻었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.225-226
• /
• 2007

In this paper, we present our study about the optimization of the block matching algorithm on a VLIW based DSP. The block matching algorithm is well known for its computational burden in motion picture encoding. As supposed to the previous researches where the optimization is achieved by optimizing SAD, the most heavy routine of the block matching, we optimize the block matching algorithm by applying software pipelining technique to the whole routine of the algorithm. Through experiments, the efficiency of the proposed optimization is verified.

• 음성과학
• /
• 제14권4호
• /
• pp.157-167
• /
• 2007

In this paper, we implemented a single-chip speech recognizer using the TMS320C2000 DSPs. For this implementation, we had developed very small-sized speaker-dependent recognition engine based on dynamic time warping, which is especially suited for embedded systems where the system resources are severely limited. We carried out some optimizations including speed optimization by programming time-critical functions in assembly language, and code size optimization and effective memory allocation. For the TMS320F2801 DSP which has 12Kbyte SRAM and 32Kbyte flash ROM, the recognizer developed can recognize 10 commands. For the TMS320F2808 DSP which has 36Kbyte SRAM and 128Kbyte flash ROM, it has additional capability of outputting the speech sound corresponding to the recognition result. The speech sounds for response, which are captured when the user trains commands, are encoded using ADPCM and saved on flash ROM. The single-chip recognizer needs few parts except for a DSP itself and an OP amp for amplifying microphone output and anti-aliasing. Therefore, this recognizer may play a similar role to dedicated speech recognition chips.

• 정보처리학회논문지A
• /
• 제13A권7호
• /
• pp.589-598
• /
• 2006

본 논문에서는 블루투스 무선 링크를 이용한 실시간 오디오 스트리밍을 위해 DSP를 내장한 SoC (System-on-Chip) 플랫폼 상에서 임베디드 블루투스 솔루션의 개발과 최적화에 대해 설명한다. 개발된 솔루션을 이식성을 고려해서 가상 운영체제 상에서 구현된 임베디드 블루투스 프로토콜 스택, 프로파일과 타겟 멀티미디어 SoC의 특성을 이용한 최적화 기법들을 포함한다. 수요 최적화 기법으로는 SoC 내의 스크래치 패드 메모리의 활용을 통한 메모리 접근 최소화, DSP 연산과 병렬 메모리 접근 명령을 이용한 코덱 구현, 무선 통신 환경을 고려한 동적 오디오 품질 조정 등이 있다. 실험 결과는 본 연구에서 제안한 최적화 기법을 적용한 임베디드 솔루션은 별도의 외부 메모리 없이 고품질 오디오 스트리밍을 지원할 수 있음을 보여준다.

• 한국음향학회지
• /
• 제23권5호
• /
• pp.420-427
• /
• 2004

본 논문에서는 선형예측 잔여신호에 대한 하모닉 벡터 여기 코딩과 시간 대역 분리 혼합 코딩을 결합한 4kbps EHSX (Enhanced Harmonic Stochastic Excitation) 음성부호화기 실시간 구현한 내용을 기술한다. 유성음 구간에서는 하모닉 여기 코딩에 무성음 구간에 대해서는 분석-합성 구조의 벡터 여기 코딩을 사용하였으며, 유/무성음이 혼재하는 전이구간에서는 시간 분리 전이 코딩을 사용하였다. 이 음성부호화기 구현을 위해 부동소수점과 고정소수점을 모두 지원하는 DSP인 TMS320C6701을 사용하였고, 연산량을 줄이기 위해 IFFT를 사용한 저 복잡도 정현파 합성법을 사용하여 알고리즘의 최적화를 이루었으며, 복잡도의 문제가 되는 부분을 고정소수점으로 변환한 후 파이프라인을 적용한 핸드 어셈블리 코딩을 하여 구현에서의 최적화를 이루었다. 또한, 메모리의 효율성을 극대화하기 위해 캐쉬 메모리 할당과 데이터를 내부 메모리에 할당하였고 수학 연산의 최적화를 위해 FastRTS67x 라이브러리를 사용하였다. 개발 환경은 DSP EVM 보드를 사용하였으며 음성 신호의 입·출력 확인으로 동작 및 기능을 검증하여 실시간 구현하였다.

• 한국전자파학회논문지
• /
• 제11권8호
• /
• pp.1428-1436
• /
• 2000

이 논문에서는 DSP로 구현하기에 적합한 적응 전치왜곡 선형화기를 제안한다. 기존에 제안된 선형화기와 달리 애널러그 전치왜곡기를 사용하지 않고 DSP로 전치왜곡을 시행한다. 전치왜곡기의 출력신호와 후처리기의 출력신호사이의 오차가 글로벌 최소치에 접근하도록 RLS(recursive least square) 적응 앨거리즘을 적용한다. 제안된 선형화기에 대한 컴퓨터 씨뮬레이션 결과는 좋은 성능을 보인다.

• 한국음향학회지
• /
• 제19권1호
• /
• pp.78-83
• /
• 2000

디지털 이동통신 단말기에서 사용되는 보코더는 통화 품질을 높이기 위하여 새로운 알고리즘들을 채택함에 따라 서로 다른 알고리즘을 사용하는 단말기간의 통신이 문제가 된다. 본 논문에서는 8kbps QCELP 및 13kbps QCELP 보코더 알고리즘을 하나의 DSP 칩에 효율적으로 구현함으로써 이러한 단말기 사이의 통신 문제를 해결하였다. 또한 QCELP 보코더 알고리즘을 실시간 구현하는데 있어 계산량 감소를 위한 단계별 최적화 방법에 대하여 기술하였다. 알고리즘 레벨, 수식 레벨, 코딩 레벨 등의 단계별 최적화 과정을 통하여 계산량이 가장 큰 부분인 코드북 검색 루프에서 약 50% 정도의 계산량을 감소하여 8kbps QCELP는 25 MIPS, 13kbps QCELP는 33 MIPS에 각각 구현하였다. 실시간 구현에 사용한 DSP는 자체 설계한 16 비트 고정소수점 DSP로써 보코더 알고리즘의 구현에 적합하도록 설계되었고, 저전력을 실현하기 위하여 범용의 DSP에 비해 매우 간단한 구조를 가지고 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.7-9
• /
• 2002

본 논문에서는 DSP 코드 생성시 어드레스 인스트럭션의 개수를 최소화하기위한 효과적 인 어드레스 코드 생성 기법을 제안하였다. 기존의 방법에서는 코드 스케줄링이 수행된 다음에 어드레스 코드가 생성되었다. 본 논문에서는 코드 스케줄링과 어드레스 코드 생성을 결합하였고, 어드레스 인스트럭션의 개수를 줄이기 위한 효과적인 스케줄링 방법을 제안하였다. 실험결과는 최근 연구에[6,8] 비해 23.7% 크기의 향상을 보여주었다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2010년도 추계학술대회
• /
• pp.104-105
• /
• 2010

H.264/AVC는 기존의 동영상 압축 표준안보다 훨씬 뛰어난 압축 효율을 보이나 상대적으로 높은 계산 복잡도를 보인다. 또한 최근 모바일 어플리케이션 및 DTV 등에서의 실시간 구현의 수요가 급증함에 따라 하드웨어 구현보다 상대적으로 flexible한 구조인 DSP 환경에서의 최적화 연구가 활발히 진행 중이다. 본 논문에서는 기존의 다중 참조 픽처 고속 움직임 보상 알고리즘에 대하여 DSP 환경에 맞게 구현 및 최적화를 통하여 실시간 구현 및 최적화 경향파악을 하고 있다. 수행된 DSP 최적화를 통하여 움직임 추정 평균 계산량을 픽셀 당 약 56.17%로 크게 감소시켰다.