• 한국도로학회논문집
• /
• 제15권6호
• /
• pp.41-47
• /
• 2013

PURPOSES : The purpose of this study is about noise which is generated from roads and is consist of irregular frequency variation from low frequency to various band. The existing methods of noise reduction are sound barrier that uses insulation material and absorbing material or have applied passive technology of noise reduction by devices. The total frequency band is needed to apply active noise control. METHODS : In this study applies to the field of road traffic environment, signal processing controller and various analog signal input/output, the amplifier module is based on parallel-core embedded processor designed. DSP performs the control algorithm of the road traffic noise. Noise sources in the open space performance of evaluation were applied. In this study, controller of active signal processor was designed based on the module of audio input/output and main controller of embedded process. The controller of active signal processor operates noise reduction algorithm and performance tests of noise reduction in inside and outside environment were executed. RESULTS : The signal processing controller with OMAP-L137 parallel-core processors as the center, DSP processors in the active control operations dealt with quickly. To maximize the operation speed of an object and ARM processor is external function keys and display for functions and evaluating the performance management system was designed for the purpose of the interface. Therefore the reduction of road traffic noise has established an electronic controller-based noise reduction. CONCLUSIONS : It is shown that noise reduction is effective in the case of pour tonal sound and complex tonal sound below 500Hz by appling to Fx-LMS.

• 한국전자파학회논문지
• /
• 제20권6호
• /
• pp.580-588
• /
• 2009

전차 탑재 레이더는 기상에 관계없이 전천후로 대전차 미사일을 탐지하는 능동 방호 장치의 필수적인 센서이다. 본 논문에서는 전차 탑재 레이더의 설계, 제작 및 시험 결과를 제시한다. 레이더 시스템은 안테나부, 송수신부, 신호처리부의 3개의 LRU로 구성되며, 개발 기술은 패치 안테나, SSPA 송신기, coherent I/Q detector, DSP기반 도플러 FFT 필터, 적응 CFAR, TWS 추적기 및 위협 판단을 포함한다. 개발된 레이더 시스템의 설계 성능은 고정 및 기동 시험을 통하여 확인한다.

• 한국콘텐츠학회논문지
• /
• 제9권3호
• /
• pp.39-48
• /
• 2009

스펙트럼 센싱 기술은 차세대 무선통신 기술들 중 하나인 Cognitive Radio (CR) 시스템에서의 핵심 기술이다. CR 시스템은주변의 허가된 무선국을 보호하기 위해 주변 무선 환경을 탐색하여 빈 주파수 대역을 찾아 임시적으로 주파수 대역을 사용할 수 있도록 하는 기술이다. 본 논문은 임베디드 보드에서 CR 기술 기반의 효율적인 스펙트럼 센싱 기법들을 구현하였다. 6MHz 대역폭을 가진 DVB-H 신호를 입력 신호로 실험하였으며, Modified Periodogram Method, Welch's Method, SCF Method을 통하여 스펙트럼 센싱 결과를 확인하였다. 또한, 각각의 스펙트럼 센싱 모듈의 성능과 세부 기능들의 실행 속도를 TI320C6416 DSP 보드를 통하여 비교하였다.

• 한국지능시스템학회논문지
• /
• 제20권4호
• /
• pp.562-568
• /
• 2010

지금까지 산업용 시스템, 사무용 기기, 가전제품, 로봇틱스 분야 등 다양한 영역에 걸쳐 많이 적용이 되고 있는 서보모터제어 장치의 구현은 MCU 및 DSC(또는 DSP)을 이용하였다. 그러나, MCU 및 DSC는 모터의 제어 효율을 극대화할 수 없으며 유연성이 부족하다는 문제점을 가지고 있다. 본 논문에서는 이러한 문제점을 해결하고자 모터 제어 효율과 제어의 유연성을 최대한 발휘할 수 있는 구조인 FPGA 기반의 서보 모터 제어용 IP 개발을 위한 설계 방법을 제시하고 이를 구현하였다.

• Journal of Information Processing Systems
• /
• 제15권2호
• /
• pp.374-385
• /
• 2019

This paper presents an optimal implementation of a Daubechies-based pipelined discrete wavelet packet transform (DWPT) processor using finite impulse response (FIR) filter banks. The feed-forward pipelined (FFP) architecture is exploited for implementation of the DWPT on the field-programmable gate array (FPGA). The proposed DWPT is based on an efficient transpose form structure, thereby reducing its computational complexity by half of the system. Moreover, the efficiency of the design is further improved by using a canonical-signed digit-based binary expression (CSDBE) and advanced functional sharing (AFS) methods. In this work, the AFS technique is proposed to optimize the convolution of FIR filter banks for DWPT decomposition, which reduces the hardware resource utilization by not requiring any embedded digital signal processing (DSP) blocks. The proposed AFS and CSDBE-based DWPT system is embedded on the Virtex-7 FPGA board for testing. The proposed design is implemented as an intellectual property (IP) logic core that can easily be integrated into DSP systems for sub-band analysis. The achieved results conclude that the proposed method is very efficient in improving hardware resource utilization while maintaining accuracy of the result of DWPT.

• 대한전자공학회논문지SD
• /
• 제38권12호
• /
• pp.44-55
• /
• 2001

MAC(Multiply and ACcumulate) 연산은 DSP와 멀티미디어 데이터 처리의 핵심이 되는 연산이다. 기존의 DSP 혹은 내장형 프로세서의 MAC 연산기들은 주로 3사이클의 latency를 가지며, 한번에 하나씩의 데이터를 처리하므로 성능에 한계를 보인다. 따라서 고성능의 범용 프로세서들은 SIMD(Single Instruction Multiple Data) 연산을 지원하는 MAC 연산기를 실행 유닛으로 내장하는 추세이다. 하지만 이러한 고성능의 연산기는 고성능 범용 프로세서의 특성상 다양한 동작 모드를 지원해야 하고 clock 주파수가 높아야 하므로 파이프라인 기법을 사용하고 이에 따른 컨트롤이 복잡하여 하드웨어 설계가 까다롭고 면적이 큰 문제가 있다. 본 논문에서는 내장형 프로세서에 적합한 64비트 폭을 갖는 SIMD MAC 연산기를 설계하였다. 한 사이클에 누적연산까지 모두 완료하도록 하여 파이프라인 제어의 필요성을 없앴고, 기존의 Booth 곱셈기 구조에 기반하여 약간의 회로 추가로 SIMD 연산이 가능하도록 하였다.

• 한국융합학회논문지
• /
• 제2권1호
• /
• pp.7-13
• /
• 2011

멀티미디어 시대의 정보는 영상을 중심으로 음향, 문자, 도형 등이 서로 결합되어 있다. 때문에 통신망이 발달하고 저장미디어의 용량이 늘어난다 하더라도 이러한 방대한 정보를 그대로 수용할 수는 없다. 이러한 의미에서 영상, 음향, 음성의 압축과 다중화를 위한 국제표준들인 H261, jPEG, ]BIG, MPEG-1, MPEG-2, MPEG-4, H263, G시리즈 등은 멀티미디어의 핵섬 기술들이다. 이러한 멀티미디어 서비스 시대의 기반을 조성하기 기반 기술의 첫걸음으로 실시간 MPEG-4 멀티미디어 서비스를 제공하기 위한 실시간 MPEG-4 전송 시스템을 개발하였다. 이 시스템은 향후 개발되어질 여러 시스템에 활용되어질 수 있는 기반 기술이 될 것이다. 화상회의, 빌딩 보안 시스템, 인터넷을 활용할 VOD 동영상 시스템 등에서 활용할 수 있게 될 것이다. 또한 테스트베드의 활용된 기술들인 임베디드 리녹스, MPEG-4 소프트웨어, 이미지 센싱 기술들은 또 다른 시스템 개발시 원천기술이 될 것이다.

• 한국음향학회지
• /
• 제25권2호
• /
• pp.61-71
• /
• 2006

MP3 부호화 칩을 하드웨어와 소프트웨어 Co-design 개념을 이용하여 설계하고 칩으로 제작하였다. 소프트웨어적인 측면에서 MP3 부호화과정에서 계산량이 가장 많은 distortion control loop를 scale factor pre-calculation을 통하여 계산량을 $67\%$까지 줄였다. 하드웨어적인 측면에서 고속연산이 가능한 32비트 부동소수점 DSP 코어와 Fn (Fast Fourier Transform) 블록의 하드웨어 구현을 통하여 계산량을 줄였다. 설계된 칩을 하드웨어 에뮬레이션을 통하여 검증한 후 0.25um CMOS 공정을 이용하여 제작하였다. 제작된 칩의 크기는 $6.2{\time}6.2mm^2$이었으며, 제작된 칩은 테스트 보드상에서 정성적 정량적인 측면에서 정상적으로 동작하는 것을 확인하였다.

• Smart Structures and Systems
• /
• 제3권1호
• /
• pp.69-88
• /
• 2007

In this study, Field-Programmable Gate Arrays (FPGAs) are investigated as a practical solution to the challenge of designing an optimal platform for implementing algorithms in a wireless sensing unit for structuralhealth monitoring. Inherent advantages, such as tremendous processing power, coupled with reconfigurable and flexible architecture render FPGAs a prime candidate for the processing core in an optimal wireless sensor unit, especially when handling Digital Signal Processing (DSP) and system identification algorithms. This paper presents an effort to create a proof-of-concept unit, wherein an off-the-shelf FPGA development board, available at a price comparable to a microprocessor development board, was adopted. Data processing functions, including windowing, Fast Fourier Transform (FFT), and peak detection, were implemented in the FPGA using a Matlab Simulink-based high-level abstraction tool rather than hardware descriptive language. Simulations and laboratory tests were carried out to validate the design.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.116-119
• /
• 2000

The Process of Inner Product has been widely used in a DSP. But it is difficult to implement by a dedicated hardware because it needs many computation steps for multiplication and addition. To reduce these steps, it is essential to design efficient hardware architecture. This paper proposes the design method of adder-based distributed arithmetic for implementation of DCT module and the automatic design of summation-network which is a core block in the proposed design method. Finally, it shows that the proposed design method is more efficient than a ROM-based distributed arithmetic which is the typical design method.