• Korean Journal of Materials Research
• /
• v.5 no.1
• /
• pp.42-54
• /
• 1995

$Ta_2O_5$ thin film IS a promising material for the high dielectrics of ULSI DRAM. In this study, $Ta_2O_5$ thin film was grown on p-type( 100) Si wafer by thermal metal organic chemical vapo deposition ( MCCVD) method and the effect of operating varialbles including substrate temperature( $T_s$), bubbler temperature( $T_ \sigma$), reactor pressure( P ) was investigated in detail. $Ta_2O_5$ thin film were analyzed by SEM, XRD, XPS, FT-IR, AES, TEM and AFM. In addition, the effect of various anneal methods was examined and compared. Anneal methods were furnace annealing( FA) and rapid thermal annealing( RTA) in $N_{2}$ or $O_{2}$ ambients. Growth rate was evidently classified into two different regimes. : (1) surface reaction rate-limited reglme in the range of $T_s$=300 ~ $400 ^{\circ}C$ and (2: mass transport-limited regime in the range of $T_s$=400 ~ $450^{\circ}C$.It was found that the effective activation energies were 18.46kcal/mol and 1.9kcal/mol, respectively. As the bubbler temperature increases, the growth rate became maximum at $T_ \sigma$=$140^{\circ}C$. With increasing pressure, the growth rate became maximum at P=3torr but the refractive index which is close to the bulk value of 2.1 was obtained in the range of 0.1 ~ 1 torr. Good step coverage of 85. 71% was obtained at $T_s$=$400 ^{\circ}C$ and sticking coefficient was 0.06 by comparison with Monte Carlo simulation result. From the results of AES, FT-IR and E M , the degree of SiO, formation at the interface between Si and TazO, was larger in the order of FA-$O_{2}$ > RTA-$O_{2}$, FA-$N_{2}$ > RTA-$N_{2}$. However, the $N_{2}$ ambient annealing resulted in more severe Weficiency in the $Ta_2O_5$ thin film than the TEX>$O_{2}$ ambient.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.7 no.2
• /
• pp.334-340
• /
• 1997

Electric and dielectric properties of the $SrTiO_3$films have been studied. The influence of impurities on $SrTiO_3$ films was evaluated to reduce the leakage current density. Acceptor doping, with a small concentration of Fe or Cr, has led to a substantial improvement to $10^{-9}$ order in the leakage current density. The experimental results can be explained by a model in which oxygen vacancies are the key defects responsible for the leakage current. The $SrTiO_3$ film 200 nm in thickness with 5 mol% excess SrO fabricated in $Ar/O_2$ at $550^{\circ}C$ obtained the lowest leakage current density $1.0 {\times} 1.0 A/\textrm{cm}^2$. The improved results can be introduced into the capacitor dielectric of giga bit DRAM memories.

• Journal of Advanced Navigation Technology
• /
• v.13 no.6
• /
• pp.957-963
• /
• 2009

It is necessary for the resource management system to manage for the resource in distributed networking environment. Because of increasing the complexity of vast computer system and business environment, needs of RMS is increasing. Based on the common information model to use of objected oriented technology, through analysis of the reference model for the resource management system of the SNIA, we intend to implement the application program to manage the NGS system that consist of SSD and DRAM. To visualize, it is use the GUI Interface. It is possible for application program(Client) to detect and manage the system that consist of the NGS system. Also, status information that is divided into three cataloges(Minor/Major/Critical) can be displayed and it provide support of configuration functionality to manage devices.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.403-404
• /
• 2013

최근 scaling down의 한계에 부딪힌 DRAM과 Flash Memory를 대체하기 위한 차세대 메모리(Next Generation Memory)에 대한 연구가 활발히 진행되고 있다. ITRS (international technology roadmap for semiconductors)에 따르면 PRAM (phase change RAM), RRAM (resistive RAM), STT-MRAM (spin transfer torque magnetic RAM) 등이 차세대 메모리로써 부상하고 있다. 그 중 RRAM은 간단한 구조로 인한 고집적화, 빠른 program/erase 속도 (100~10 ns), 낮은 동작 전압 등의 장점을 갖고 있어 다른 차세대 메모리 중에서도 높은 평가를 받고 있다 [1]. 현재 RRAM은 주로 금속-산화물계(Metal-Oxide) 저항 변화 물질을 기반으로 연구가 활발하게 진행되고 있다. 하지만 근본적으로 공정 과정에서 산소에 의한 오염으로 인해 수율이 낮은 문제를 갖고 있으며, Endurance 및 Retention 등의 신뢰성이 떨어지는 단점이 있다. 따라서, 본 연구진은 산소 오염에 의한 신뢰성 문제를 근본적으로 해결할 수 있는 다양한 금속-질화물(Metal-Nitride) 기반의 저항 변화 물질을 제안해 연구를 진행하고 있으며, 우수한 열적 안정성($>450^{\circ}C$, 높은 종횡비, Cu 확산 방지 역할, 높은 공정 호환성 [2] 등의 장점을 가진 WN 박막을 저항 변화 물질로 사용하여 저항 변화 메모리를 구현하기 위한 연구를 진행하였다. WN 박막은 RF magnetron sputtering 방법을 사용하여 Ar/$N_2$ 가스를 20/30 sccm, 동작 압력 20 mTorr 조건에서 120 nm 의 두께로 증착하였고, E-beam Evaporation 방법을 통하여 Ti 상부 전극을 100 nm 증착하였다. I-V 실험결과, WN 기반의 RRAM은 양전압에서 SET 동작이 일어나며, 음전압에서 RESET 동작을 하는 bipolar 스위칭 특성을 보였으며, 읽기 전압 0.1 V에서 ~1 order의 저항비를 확보하였다. 신뢰성 분석 결과, $10^3$번의 Endurance 특성 및 $10^5$초의 긴 Retention time을 확보할 수 있었다. 또한, 고저항 상태에서는 Space-charge-limited Conduction, 저저항 상태에서는 Ohmic Conduction의 전도 특성을 보임에 따라 저항 변화 메카니즘이 filamentary conduction model로 확인되었다 [3]. 본 연구에서 개발한 WN 기반의 RRAM은 우수한 저항 변화 특성과 함께 높은 재료적 안정성, 그리고 기존 반도체 공정 호환성이 매우 높은 강점을 갖고 있어 핵심적인 차세대 메모리가 될 것으로 기대된다.

• Journal of the Korean Magnetics Society
• /
• v.18 no.1
• /
• pp.32-35
• /
• 2008

Thermally stable diffusion barrier of tungsten carbon nitride(W-C-N) and of tungsten boron carbon nitride(W-B-C-N) thin films have studied to investigate the impurity behaviors of boron and nitrogen. In this paper we newly deposited tungsten boron carbon nitride(W-B-C-N) thin film for various $W_2B$ target power on silicon substrate. The impurities of the 100nm-thick W-C-N and W-B-C-N thin films provide stuffing effect for preventing the inter-diffusion between W-C-N or W-B-C-N thin films and silicon during the high temperature($700^{\circ}C{\sim}1000^{\circ}C$) annealing process.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.216.1-216.1
• /
• 2013

PZT 박막은 강유전 특성과 압전소자 특성을 나타내는 물질로 DRAM (dynamic random acess memory)과 FRAM (ferroelectric RAM) 등의 기억소자용 capacitor와 MEMS (micro electro mechanical system) 소자의 압전 물질로 사용하기 위한 연구가 진행중에 있다. 하지만 이러한 연구에서는 PZT 박막의 전기적 특성 향상을 주목적으로 연구가 진행되어 왔다. 특히, 박막 공정중 발생하는 plasma에 의한 PZT의 전기적 특성 변화가 박막 표면의 물리적 변화에 기인할 것으로 추정하고 있지만 이에 대한 구체적인 연구는 미비하다. 이 연구에서는 plasma에 의한 PZT 박막 표면의 물리적 특성 변화를 연구하기 위하여 PZT 박막을 sol-gel을 이용하여 Si 기판위에 약 100 nm의 두께로 증착하였으며, 이후 최대 300 W의 Ar plasma로 plasma power을 증가시켜 각각 10분간 plasma처리를 실시하였다. PZT 박막 표면의 nano-mechanics 특성을 분석하기 위하여 Nano-indenter와 Kelvin Probe Force Microscopy (KPFM)을 사용하여 surface hardness, surface morphology를 확인하였고 특히, surface potential 분석을 통하여 PZT 박막 표면의 plasma에 의한 박막 극 표면의 전기적 특성 변화를 연구하였다. 이 연구로 plasma에 의한 PZT 박막은 표면으로부터 최대 43 nm 깊이에서의 hardness는 최대 5.1 GPa에서 최소 4.3 GPa의 분포로 plasma power 변화에 의한 특성은 측정 불가능하였다. 이는 plasma에 의한 영향이 시료 극 표면에 국한되어 나타나기 때문으로 추정되며 이를 보완하기 위하여 surface potential을 분석하였다. 결과에 의하면 plasma power가 0 W에서 300 W로 증가함에 따라 potential이 30 mV에서 -20 mV로 감소하였으나 potential의 분산은 100 W에서 최대인 17 mV로 측정되었으며, 이때 RMS roughness역시 가장 높은 20.145 nm로 측정되었다. 특히, 100 W에서 potential에서는 물결 모양과 같은 일정한 패턴의 potential 무늬가 확인되었다.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.36D no.1
• /
• pp.29-37
• /
• 1999

In this study, we have prepared PLT thin films having various La concentrations by using sol-gel method and studied on the effect of La concentration on the electrical properties of PLT thin films. As the La concentration increases from 5mol% to 28mol%, the dielectric constant at 10kHz increases from 428 to 761, while the loss tangent decreases from 0.063 to 0.024. Also, the leakage current density at 150kV/cm has a tendency to decrease from 6.96${\mu}A/cm^2$ to 0.79${\mu}A/cm^2$. In the result of hysteresis loops of PLT thin films, the remanent polariation and the coercive field decrease from 9.55${\mu}C/cm^2$ to 1.10${\mu}C/cm^2$ and from 46.4kV/cm to 13.7kV/cm, respectively. With the result of the fatigue test on the PLT thin films, we have found that the fatigue properties are improved remarkably as the La concentration increases from 5 mol% to 28mol%. In particular, the PLT28) has paraelectric phase and its charge storage clensity and leakage current density at 5V are 134fC/${\mu}cm^2$ and 1.01${\mu}A/cm^2$, respectively. The remanent polarization and coercive field of the PLT(10) film are 6.96${\mu}C/cm^2$ and 40.2kV/cm, respectively. After applying of $10^9$ square pulses with ${\pm}5V$, the remanent polarilzation of the PLT(10) film decreases about 20% from the initial state. In the results, we conclude that the 10mol% and the 28mol% La doped PLT thin films are very suitable for the capacitor dielectrics of new generation of DRAM and NVFRAM respecitively.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.2 no.2
• /
• pp.111-124
• /
• 2002

The ferroelectric RAM (FeRAM) has a great advantage for a system on a chip (SOC) and mobile product memory, since FeRAM not only supports non-volatility but also delivers a fast memory access similar to that of DRAM and SRAM. This work develops at three levels: 1) low voltage operation with boost voltage control of bitline and plateline, 2) reducing bitline capacitance with multiple divided sub cell array, and 3) increasing chip performance with write operation sharing both active and precharge time period. The key techniques are implemented on the proposed hierarchy bitline scheme with proposed hybrid-bitline and high voltage boost control. The test chip and simulation results show the performance of sub-1.5 voltage operation with single step pumping voltage and self-boost control in a cell array block of 1024 ($64{\;}{\times}{\;}16$) rows and 64 columns.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.6 no.1
• /
• pp.52-58
• /
• 2006

Single-electron transistor (SET)-based logic cells and SET/FET hybrid integrated circuits have been fabricated on SOI chips. The input-output voltage transfer characteristic of the SET-based complementary logic cell shows an inverting behavior where the output voltage gain is estimated to be about 1.2 at 4.2K. The SET/FET output driver, consisting of one SET and three FETs, yields a high voltage gain of 13 and power amplification with a wide-range output window for driving next circuit. Finally, the SET/FET literal gate for a multi-valued logic cell, comprising of an SET, an FET and a constant-current load, displays a periodic voltage output of high/low level multiple switching with a swing as high as 200mV. The multiple switching functionality of all the fabricated logic circuits could be enhanced by utilizing a side gate incorporated to each SET component to enable the phase control of Coulomb oscillations, which is one of the unique characteristics of the SET-based logic circuits.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1998.02a
• /
• pp.80-80
• /
• 1998

RU02 박막은 전이금속으로서 rutile 구조이며, 넓은 온도 영역에서 금속성의 를 나타내고, 700도 이상의 높은 온도에서 열적 안정성을 갖는 물질이다 이러한 특성 때문 에 RU02 박막은 실리콘 디바이스에서 배선 게이트 전극 확산 장벽 등에 응용가능성이 높 은 물질로 각광을 받고 있다- 특히 다결정 RU02 박막은 DRAM (dynamic random access m memory) 내의 강유전성 축전기의 전극으로서 유망한 물질이다. 지금까지 이러한 응용분야에 사용된 전극물질은 pt 금속이었다 그러나 이러한 금속전극은 SI 산소 그리고 강유전체의 구성물질 등과의 상호확산, pt 표면의 hillock의 존재로 생기는 전기적 단락, 기판과의 나쁜 점작성, 어려운 에칭 프로세스 등의 단점을 가지고 있다 더욱 더 심각한 문제는 P Pt'ferroelectric/Pt 구조에서 나타나는 aging과 fatigue인데, 이는 108 사이쿨 이후에 스위칭 가 능한 잔류 pOlarization 으$\mid$ 감소를 유발하게 된다- 최근 Berstein은 Pt 대신에 RU02를 사용함으로써 강유전체 축전기에서의 fatigue 현상을 크게 감소시켰다고 보고 한 바 있다 Burst川도 RU02 가 실리콘 표면과 유전체 물질 사이에 전기전도 어떠한 상호 확산도 일어나지 않음을 보였다. 그러나 이러한 연구 결과에도 증착조건과 RU02 박악의 특성에 관한 상호 관계가 충분히 더욱 더 중은 강유전성 박막올 만들기 위해서는 이러한 박막 전극에 않고 있다 연구되지 대한 상세한 연구가 반드시 필요하다고 본다. RU02 박막은 실리콘 기판 위에 고주파 마그네트론 스퍼터링 방법으로 증착하였다. 사용 한 타켓은 2 인치의 직경을 가지는 CERAC 사에서 제작한 Ruol다 초기 진공은 1O~6 Torr 이하였고, 고주파 전력은 20 - 80W 까지 변화시켰다 반응성 스퍼터링율 하기 위해 아르곤과 산소롤 주입하였고, 산소/(산소+아르곤)의 비를 변화시켰다 기판의 온도와 증착압력은 각각 상온에 서 500도까지 , 5mTorr에 서 100mTorr 까지 변 화시 켰 다 RU02 박막의 결정성을 조사하기 위해 XRD 표면 형상과 단면을 조사하기 위해 SEM을 사용하였다‘ 박악의 비저항을 조사하기 위해 4-단자법 van der Pauw 방법을 사용하였다. RU02 박막은 증착압력이 높을수록 비저항은 높아지고, 두께는 감소하였다. 특히 1 100mTorr에서는 작업가스와 스퍼터된 입자사이의 심각한 산란 때문에 아예 증착이 이루어 지지 않았다‘ RF 전력이 증가할수록 비저항이 낮아졌다. 이는 두께에 의존하는 결과이며 전형적인 금속박막에서 나타나는 현상과 유사함을 알 수 있었다- 기판온도와 작업가스의 산소 분압이 높을수록 비저항이 감소하였다‘ 이러한 사실은 성장한 박악의 결정구조와 밀접한 관련이 있음을 보여준다.