• 한국정보통신학회논문지
• /
• 제16권3호
• /
• pp.579-584
• /
• 2012

본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 발생하는 단채널효과 중 하나인 드레인유기장벽 감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하고자 한다. 드레인유도장벽감소 현상은 채널의 길이가 짧아질 때 드레인 전압이 소스측 전위장벽에 영향을 미쳐 장벽의 높이를 감소시키는 현상으로써 단채널에서 발생하는 매우 중요한 효과이다. 본 연구에서는 DIBL을 해석하기 위하여 이미 발표된 논문에서 타당성이 입증된 포아송 방정식의 해석학적 전위분포를 이용할 것이다. 이 모델은 특히 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 소자 파라미터인 채널두께, 산화막두께, 도핑농도 등에 대하여 드레인유도장벽감소의 변화를 관찰하고자 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.658-660
• /
• 2004

본 논문에서는 DG MOSFET의 main gate와 side gate사이의 산화층 두께, 그리고 main gate와 Si 기판 사이의 산화층 두께를 변화시킴으로써 전기적 특성을 조사하였다. Main gate와 side gate사이의 간화층 두께가 4nm이고 main gate와 Si 기판사이의 산화층 두께가 3nm일 때 최적의 전기적 특성을 보였다. 이때, side gate 전압은 3V, 그리고 drain 전압은 1.5V를 인가하였다. 결과적으로 DG MOSFET의 전기적 특성은 main gate와 side gate 사이의 산화층 두께보다 main gate와 Si기판사이의 산화층 두께가 중요함을 알았다.

• 한국정보통신학회논문지
• /
• 제16권5호
• /
• pp.982-988
• /
• 2012

본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 문턱전압과 스켈링 이론의 관계를 관찰하였다. 기존 MOSFET의 경우 채널크기에 스켈링 이론을 적용하여 전류 및 스위칭주파수를 해석하였다. 이에 본 연구에서는 이중게이트 MOSFET에서 문턱전압의 경우 스켈링 이론의 적용가능성을 관찰하기 위하여 문턱전압의 변화를 스켈링 인자에 따라 관찰하고 분석하였다. 이를 위하여 이미 검증된 포아송방정식의 해석학적 전위분포를 이용하였으며 이때 가우스함수의 전하분포를 사용하였다. 분석결과 문턱전압이 스켈링 인자에 따라 크게 변화하였으며 변화정도는 도핑농도의 스켈링에 따라 변화한다는 것을 관찰하였다. 특히 이중게이트의 특성상 채널두께 및 채널길이에 스켈링 이론을 적용할 때 가중치를 이용한 변형된 스켈링 이론을 적용함으로써 이중게이트 MOSFET에 가장 타당한 스켈링 이론에 대하여 설명할 것이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.888-891
• /
• 2011

본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 발생하는 단채널효과 중 하나인 드레인유기장벽 감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하고자 한다. 드레인 유기장벽감소 현상은 채널의 길이가 짧아질 때 드레인 전압이 소스쪽 장벽에 영향을 미쳐 장벽의 높이를 감소시키는 현상으로써 단채널에서 발생하는 매우 중요한 효과이다. 본 연구에서는 DIBL을 해석하기 위하여 이미 발표된 논문에서 타당성이 입증된 포아송방정식의 해석학적 전위분포를 이용할 것이다. 이 모델은 특히 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 소자 파라미터인 채널두께, 산화막두께, 도핑강도 등에 대하여 드레인 유기장벽감소의 변화를 관찰하고자 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.690-692
• /
• 2003

본 논문에서는 main gate 50nm를 갖는 double gate MOSFET에서 side gate의 길이변화에 따른 주파수 특성을 조사하였다. side gate길이가 감소할수록 컷오프 주파수는 증가하는 것을 볼 수 있었다. 결과적으로 side gate 길이가 70nm일 때 최적의 동작 특성을 보였으며, 이때 컷오프 주파수는 41.4GHz로 매우 높은 컷오프 주파수를 갖음을 알았다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.693-695
• /
• 2003

본 논문에서는 main gate와 side gate를 갖는 double gate MOSFET의 동작 온도에 따른 전류-전압 특성을 조사하였다. main gate와 side gate 길이는 각각 50nm, 70nm로 하였으며, main gate와 side gate 전압이 각각 1.5V, 3.0V일 때 온도 변화에 따른 전류-전압 특성을 조사하였다. 실온에서보다 77K일 때가 전류-전압 특성이 우수하였으며, 이때 소자의 특성 분석을 위해 ISE-TCAD를 사용하여 시뮬레이션 하였다.

• 한국정보통신학회논문지
• /
• 제18권6호
• /
• pp.1422-1428
• /
• 2014

본 연구에서는 비대칭 이중게이트(double gate; DG) MOSFET의 하단 게이트전압에 대한 문턱전압이동 현상에 대하여 분석하였다. 비대칭 DGMOSFET는 4단자소자로서 상단과 하단의 게이트단자에 별도의 전압을 인가할 수 있으므로 하단게이트전압의 변화가 문턱전압에 영향을 미칠 것이다. 그러므로 단채널효과로 알려져 있는 문턱전압 이동현상이 하단게이트전압에 의하여 감소할 수 있는지를 관찰하고자 한다. 이를 위하여 문턱전압이하영역에서의 차단전류모델을 제시하였으며 차단전류가 채널폭 당 $10^{-7}A/{\mu}m$일 경우의 상단게이트 전압을 문턱전압으로 정의하여 채널길이 및 채널두께의 변화에 따라 하단게이트 전압의 변화에 대한 문턱전압의 이동현상을 관찰하였다. 결과적으로 하단게이트전압은 문턱전압이동현상에 커다란 영향을 미치는 것을 알 수 있었으며, 특히 단채널효과가 심각하게 발생하고 있는 채널길이 및 채널두께 영역에서는 더욱 큰 영향을 미치고 있다는 것을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.490-493
• /
• 2002

본 논문에서는 main gate와 side gate를 갖는 double gate MOSFET의 side gate 길이와 side gate 전압에 대한 최적의 값을 조사하였다. main gate 50nm에서 각각의 side gate 길이에 대한 최적의 side gate 전압은 대략 3V이다. 또한, main gate 길이에 대한 최적의 side gate 길이는 대략 70nm이다. 이때, side gate 길이에 대한 전달 컨덕턴스 및 subthreshold slope에 대한 값들을 나타내었다. 이때 소자의 특성 분석을 위해 ISE-TCAD를 사용하여 시뮬레이션 하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.693-695
• /
• 2012

본 연구에서는 DGMOSFET의 항복전압에 대하여 고찰할 것이다. 이를 위하여 포아송방정식의 분석학적 해를 이용하였으며 Fulop의 항복전압 조건을 사용하였다. DGMOSFET는 게이트길이가 나노단위까지 사용가능한 소자로서 단채널효과를 감소시킬 수 있다는 장점이 있다. 그러나 단채널에서 나타나는 항복전압의 감소는 피할 수 없으므로 이에 대한 연구가 필요하다. 포아송방정식을 풀 때 사용하는 전하분포함수에 가우시안 함수를 적용함으로써 보다 실험값에 가깝게 해석하였으며 이때 이중게이트 MOSFET의 소자크기에 따라 항복전압의 변화를 관찰하였다. 본 연구의 전위모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 항복전압을 분석할 것이다. DGMOSFET의 항복전압을 관찰한 결과, 채널길이가 감소할수록 그리고 도핑농도가 증가할수록 항복전압이 감소하는 것으로 나타났다. 또한 게이트산화막두께 및 채널두께에 따라서 항복전압의 변화가 관찰되었다.

• 한국정보통신학회논문지
• /
• 제19권4호
• /
• pp.903-908
• /
• 2015

본 연구에서는 비대칭 이중게이트(double gate; DG) MOSFET의 채널 내 도핑분포함수의 변화에 따른 문턱전압이동 현상에 대하여 분석하였다. 반도체소자를 도핑시킬 때는 주로 이온주입법을 사용하며 이때 분포함수는 가우스분포를 나타내고 있다. 가우스분포함수는 이온주입범위 및 분포편차에 따라 형태를 달리하며 이에 따라 전송특성도 변화하게 된다. 그러므로 비대칭 DGMOSFET의 채널 내 도핑분포함수의 변화는 문턱전압에 영향을 미칠 것이다. 문턱전압은 트랜지스터가 동작하는 최소한의 게이트전압이므로 단위폭 당 드레인 전류가 $0.1{\mu}A$ 흐를 때 상단 게이트전압으로 정의하였다. 문턱전압을 구하기 위하여 해석학적 전위분포를 포아송방정식으로부터 급수형태로 유도하였다. 결과적으로 도핑농도가 증가하면 도핑분포함수에 따라 문턱전압은 크게 변하였으며 특히, 고 도핑 영역에서 하단 게이트전압에 따라 이온주입범위 및 분포편차에 의한 문턱전압의 변화가 크게 나타나는 것을 알 수 있었다.