• 전자공학회논문지 IE
• /
• 제47권4호
• /
• pp.39-47
• /
• 2010

본 논문은 결정 궤환(Decision Feedback) 기반 차동 위상 검출 방식인 DF-DPD와 DPD-RGPR의 성능이 차동 복호(Differential Decoding)를 갖는 동기 검출 (Coherent Detection) 방식의 성능에 근접한다는 것을 수치적으로 증명한다. M-ary DPSK에 대한 기존 차장 위삼 검출 빙식은 수신기 구조를 간단하게 만들지만, 참조 위상으로 활용되는 이전 심볼에서의 잡음 성분으로 인해 열화된 수신 성능을 갖는다. 기존 차동 검출 방식의 수신 성능을 향상시키기 위해 DF-DPD, DPD-RGPR 등을 포함하는 다중 심볼 차동 검출 방식들이 제시되었다. 하지만, 이러한 방식들의 검출 성능에 대한 분석 및 비교에 대한 연구는 거의 진행되지 않았다. 그러므로, 본 논문에서는 DF-DPD와 DPD-RGPR 등의 결정 궤환 기반 차동 위상 검출 방식들의 성능을 수치적으로 분석한다. 수치적 분석 결파, 결정 궤환을 갖는 차동 위상 검출 방식들은 차동 복호를 갖는 동기 검출의 성능에 근접할 수 있으며 향상된 성능을 갖는 비동기 검출 (Noncoherent Detection)에 활용될 수 있음을 볼 수 있었다. 하드웨어 복잡도를 고려하면, 검출 길이가 증가함에 따라 복잡도가 증가하는 구조에 기반한 DF-DPD 방식보다 반복적으로 갱신되는 참조 위상을 사용하는 검출 방식에 기반한 DPD-RGPR 방식이 구현에 더욱 효과적임을 알 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.373-374
• /
• 2008

This paper proposes an architecture for high-speed data processing of the DF-DPD. The DF-DPD have the architecture feedbacking the detected phase to reduce the noise of the previous symbol as phase reference. However, the feedback of the detected phase results in lower data processing speed than that of the conventional differential phase detection. In this paper, an architecture is proposed for high-speed data processing of the differential phase detectors with decision feedback in the DF-DPD.

• ETRI Journal
• /
• 제24권2호
• /
• pp.161-171
• /
• 2002

This paper proposes a novel decision feedback differential phase detection (DF-DPD) for M-ary DPSK. A conventional differential phase detection method for M-ary Differential Phase Shift Keying (DPSK) can simplify the receiver architecture. However, it possesses a poorer bit error rate (BER) performance than coherent detection because of the prior noisy phase sample. Multiple-symbol differential detection methods, such as maximum likelihood differential phase detection, Viterbi-DPD, and DF-DPD using L-1 previous detected symbols, have attempted to improve BER performance. As the detection length, L, increases, the BER performance of the DF-DPD improves but the complexity of the architecture increases dramatically. This paper proposes a simplified DF-DPD architecture replacing the conventional delay and additional architecture with an accumulator. The proposed architecture also improves BER performance by minimizing the current differential phase noise through the accumulation of previous differential phase noise samples. The simulation results show that the BER performance of the proposed architecture approaches that of a coherent detection with differential decoding.

• 대한전자공학회논문지SD
• /
• 제39권5호
• /
• pp.74-86
• /
• 2002

본 논문은 결정 궤환 구조를 갖는 차동 위상 검출기의 고속 데이터 처리를 위한 VLSI 구조를 제안한다. 기존 차동 위상 검출 방식의 낮은 BER 성능을 극복하기 위해 DF-DPD, DPD-RGPR, DFDPD-SA 등의 다중 심볼 검출 방식이 제시되었다. 이러한 검출 방식들은 참조 위상으로 사용되는 이전 심볼에서의 잡음 효과를 작게 하기 위하여 검출된 위상을 궤환시키는 구조를 갖고 있다. 하지만, 검출된 위상을 궤환시키는 작용은 데이터 처리 속도를 기존의 차동 위상 검출기보다 느리게 한다. 본 논문에서는 결정 궤환 구조를 갖는 차동 위상 검출기가 기존의 차동 위상 검출 방식처럼 고속으로 데이터를 처리할 수 있는 VLSI 구조를 제안하였다. 제안된 구조는 'M-1' 번째 과정에서 'M' 번째 과정을 미리 계산하는 선계산(pre-calculation) 방식과 'M-1'번째 과정에서 예견 위상들을 궤환시키는 선결정 궤환(pre-decision feedback) 방식을 갖는다. 본 논문에서 제안된 구조는 VHDL(Very-high-speed-IC Hardware Description Language)를 사용하여 RTL(Register Transfer Level)로 구현되었다. 시뮬레이션 결과, 제안된 구조는 고속으로 데이터를 처리함을 확인하였다.