• 정보과학회 논문지
• /
• 제44권2호
• /
• pp.124-131
• /
• 2017

고성능 컴퓨팅 환경을 위해서 최근 등장한 차세대 매니코어 프로세서는 전통적인 구조의 메모리와 함께 고대역 온-패키지 메모리를 장착하고 있다. Intel Xeon Phi Knights Landing(KNL) 프로세서의 온-패키지 메모리인 Multi-Channel DRAM(MCDRAM)은 기존의 DDR4 메모리보다 이론적으로 네 배 높은 대역폭을 제공한다. 본 논문에서는 MCDRAM을 이용하여 MPI 노드 내 통신 성능을 향상시키기 위한 방안을 제안한다. 실험 결과, 제안된 기법을 사용할 경우 DDR4를 사용하는 경우와 비교해서 MPI 노드 내 통신 성능을 최대 272% 향상시킬 수 있음을 보인다. 또한 MCDRAM 활용 방법에 따른 성능 영향뿐만 아니라 프로세스의 코어 친화도에 따른 성능 영향을 보인다.

• Journal of Microbiology and Biotechnology
• /
• 제29권11호
• /
• pp.1806-1816
• /
• 2019

Candida albicans is an opportunistic fungus possessing multiple virulence factors controlling pathogenicity. Cell wall proteins are the most important among these factors, being the first elements contacting the host. Ddr48 is a cell wall protein consisting of 212 amino acids. A DDR48 haploinsufficient mutant strain was previously found necessary for proper oxidative stress response and drug resistance. In this study, we aimed to further elucidate the role of Ddr48 by performing additional phenotypic characterization assays. A combinatory proteomic and bioinformatics approach was also undertaken to determine differentially expressed cell wall proteins. Results showed that the mutant strain exhibited a 10% decrease in adhesion mirrored by a 20% decrease in biofilm formation, and slight sensitivity to menadione, diamide, and SDS. Both strains showed similar hyphae formation, virulence, temperature tolerance, and calcofluor white and Congo red sensitivities. Furthermore, a total of 8 and 10 proteins were identified exclusively in the wild-type strain grown under filamentous and non-filamentous conditions respectively. Results included proteins responsible for superoxide stress resistance (Sod4 and Sod6), adhesion (Als3, Hyr4, Pmt1, and Utr2), biofilm formation (Hsp90, Ece1, Rim9, Ipp1, and Pra1) and cell wall integrity (Utr2 and Pga4). The lack of detection of these proteins in the mutant strain correlates with the observed phenotypes.

• 한국산학기술학회논문지
• /
• 제11권3호
• /
• pp.853-858
• /
• 2010

본 논문은 알루미늄의 양극산화를 통하여 알루미나(Alumina, $Al_2O_3$)를 형성함으로써 알루미나 및 알루미늄의 적층 구조 DRAM 패키지 기판을 구현하였다. 전송선 기반의 설계를 적용하기 위해 2차원 전자장 시뮬레이션을 수행하였다. 분석 결과를 바탕으로 새로운 기판에 적용할 신호선의 폭 및 간격과 알루미나 두께 등의 설계인자를 최적화하였다. 테스트 패턴 제작 및 측정을 통해 설계인자를 검증하였으며, 이를 바탕으로 설계 룰(Design rule)을 정하고 패키지의 개념 설계 및 상세 설계를 진행하여 DDR2 DRAM 패키지 기판을 성공적으로 제작하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권1호
• /
• pp.45-48
• /
• 2010

An inter-pin skew compensation scheme is proposed, which minimizes the inter-pin skew of parallel interface induced by unequal trace length and loading of printed circuit board (PCB). The proposed scheme measures the inter-pin skew and compensates during power-up with simple hardware. The proposed scheme is applied to 3.2-Gb/s/pin DDR4 SDRAM and implemented in a 0.18 m CMOS process. The inter-pin skew is compensated in 324-cycles of 400-MHz clock and the skew is compensated to be less than 24-ps.

• 대한건축학회논문집:계획계
• /
• 제36권2호
• /
• pp.33-42
• /
• 2020

On October 3, 1990, Germany achieved peaceful reunification by integrating East Germany into West Germany. Since reunification, the region of East Germany had to have a new value standard in extreme social changes such as legal, political, administrative and spatial amid rapid systemic changes. The purpose of this study is to characterize urban policy related to urban change in DDR in the past 30 years after German unification. In particular, this study examined the change of construction law and Städtebauförderung Program as urban policy. The characteristics of Städtebauförderung programs and urban regeneration are in context with their contents. The characteristics of Städtebauförderung program support program are ultimately aimed at resolving imbalances among cities, improving the quality of life of residents and developing cities with future-oriented sustainability.

• 한국임상수의학회지
• /
• 제29권1호
• /
• pp.18-22
• /
• 2012

디지털 방사선 사진은 촬영 후 영상처리를 통해 대비도를 향상시킬 수 있다. 하지만 복강 내 대비도를 감소시키는 복수가 존재 할 경우, 디지털 방사선 촬영술의 장점이 어떻게 적용되는가에 대한 연구는 부족하다. 따라서 본 연구에서는 다양한 양의 액체를 복강 내 주입한 후, 필름-증감지 사진과 디지털 방사선 사진을 비교 판독하여 두 기법의 복수 검출 능력에 대해 평가하였다. 실험 결과 receiver operation curve를 이용한 평가에서 복수를 검출하는 데 디지털 방사선 촬영술과 필름-증감지 기법 간의 유의적인 차이가 없었지만 필름-증감지 기법이 디지털 방사선 촬영술보다 비교적 높은 정확도를 나타냈다. 곡선 아래 면적은 필름-증감지 기법이 디지털 방사선 촬영술보다 높은 값을 나타내었으며, 대부분의 주입 용량에서 필름-증감지 기법이 디지털 방사선 촬영술보다 더 높은 값의 곡선 아래 면적을 나타냈다. 이러한 결과는 복수의 검출에 있어서 필름-증감지 기법이 디지털 방사선 촬영술보다 다소 민감하다는 것을 의미한다. 이는 판독자가 최적의 영상을 찾는 과정에서 영상의 조절 기능을 통해 소량의 복수에 의해 복부 대비도가 감소된 것을 저평가하게 되는 경향 때문인 것으로 생각된다. 따라서 디지털 방사선 사진을 이용하여 복수를 평가하는 경우, 과도한 대비도 증가와 같은 촬영 후 조절 기능을 사용하는데 주의해야 하며, 초음파와 같은 다른 영상 진단 장비를 사용하여 복수를 확인하는 것을 추천한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권2호
• /
• pp.116-124
• /
• 2001

We implemented POPeye (Probe of Performance ＋ eye), a system analysis simulator to evaluate DRAM performance in a personal computer environment. When running any real-life application programs such as Microsoft Office and Paint Shop Pro on Windows OS, POPeye simulates detailed transactions between a CPU and a memory system. Using this tool, we comparatively analyzed the performance of a DDR-SDRAM, a D-RDRAM, and a DDR-FCRAM.

• 정보처리학회논문지A
• /
• 제10A권3호
• /
• pp.247-254
• /
• 2003

본 연구에서 고속 데이터 전송을 위해 Double Data Rate(DDR) 방식을 사용하는 SDRAM에 내장할 수 있는 저전압 광대역 Delay Locked Loop(DLL) 회로를 설계하였다. 고해상도와 빠른 Lock-on 시간을 위하여 새로운 유형의 위상검출기론 설계하였고 카운터 및 Indicator 등 내장회로의 빠른 동작을 위해 Dual-Data Dual-Clock 플립플롭(DCDD FF)에 기반을 둔 설계를 수행하였으며 이 FF을 사용하므로서 소자수를 70% 정도 감소시킬 수 있었다. Delay Line 중에서 Coarse 부분은 0.2ns 이하까지 검출 가능하며 위상오차를 더욱 감소시키고 빠른 Lock-on 기간을 얻기 위해 Fine 부분에 3-step Vernier Line을 설계하였다. 이 방식을 사용한 본 DLL의 위상오차는 매우 적고 25ps 정도이다. 본 DLL의 Locking 범위는 50∼500MHz로 넓으며 5 클럭 이내의 빠른 Locking을 얻을 수 있다. 0.25um CMOS 공정에서 1.8V 공급전압 사용시 소비전류는 500MHZ 주파수에서 32mA이다. 본 DLL은 고주파 통신 시스템의 동기화와 같은 다른 응용면에도 이용할 수 있다.

• 한국정보통신학회논문지
• /
• 제15권11호
• /
• pp.2285-2291
• /
• 2011

이 논문에서는, 화면내 예측기, CAVLC(구문기반 적응가변길이 부호화기), DDR2 메모리 제어모듈을 집적화한 H.264 하이프로파일 화면내 부호화기를 제안한다. 설계된 부호화기는 한 매크로블록당 440 cycle에 동작할 수 있으며, 부호화기의 기능을 검증하기 위하여, JM13.2으로부터 참조 C 코드를 개발하고, 참조 C코드로부터 생성된 테스트벡터를 이용하여 개발된 하드웨어를 검증하였다. 개발된 부호화기는 FPGA에서 검증하였으며, DMA 는 200MHz에서, 부호화기모듈은 50MHz에서, 영상입력모듈(VIM)은 25MHz에서 동작한다. 회로의 크기는 Virtex 5XC5VLX330을 사용시에 약 20%의 LUT(43099개)를 사용하였다.

• 마이크로전자및패키징학회지
• /
• 제17권4호
• /
• pp.73-76
• /
• 2010

A two-facet approach was used to investigate the parametric performance of functional high-speed DDR3 (Double Data Rate) DRAM (Dynamic Random Access Memory) die placed in different types of BGA (Ball Grid Array) packages: wire-bonded BGA (FBGA, Fine Ball Grid Array), flip-chip (FCBGA) and lead-bonded $microBGA^{(R)}$. In the first section, packaged live DDR3 die were tested using automatic test equipment using high-resolution shmoo plots. It was found that the best timing and voltage margin was obtained using the lead-bonded microBGA, followed by the wire-bonded FBGA with the FCBGA exhibiting the worst performance of the three types tested. In particular the flip-chip packaged devices exhibited reduced operating voltage margin. In the second part of this work a test system was designed and constructed to mimic the electrical environment of the data bus in a PC's CPU-Memory subsystem that used a single DIMM (Dual In Line Memory Module) socket in point-to-point and point-to-two-point configurations. The emulation system was used to examine signal integrity for system-level operation at speeds in excess of 6 Gb/pin/sec in order to assess the frequency extensibility of the signal-carrying path of the microBGA considered for future high-speed DRAM packaging. The analyzed signal path was driven from either end of the data bus by a GaAs laser driver capable of operation beyond 10 GHz. Eye diagrams were measured using a high speed sampling oscilloscope with a pulse generator providing a pseudo-random bit sequence stimulus for the laser drivers. The memory controller was emulated using a circuit implemented on a BGA interposer employing the laser driver while the active DRAM was modeled using the same type of laser driver mounted to the DIMM module. A custom silicon loading die was designed and fabricated and placed into the microBGA packages that were attached to an instrumented DIMM module. It was found that 6.6 Gb/sec/pin operation appears feasible in both point to point and point to two point configurations when the input capacitance is limited to 2pF.