• 제목/요약/키워드: DC power transmission

검색결과 293건 처리시간 0.025초

HD-SDI 비디오 신호 전송을 위한 광 비디오 전송 장치 개발 (Development of Optical Video Device for HD-SDI Video Signal Transmission)

  • 이동렬
    • 한국인터넷방송통신학회논문지
    • /
    • 제15권6호
    • /
    • pp.245-250
    • /
    • 2015
  • HD-SDI 비디오 신호 전송을 위한 광 비디오 전송 장치를 개발하였다. 광 송수신기는 입력전원 DC 5V로 동작하며, 감시 카메라 주위에 부착 가능하도록 작은 크기로 개발하였다. 광 송수신기는 내부에 별도의 전원 안정화 회로를 내장하여, 출력이 안정된 3.3V 전압을 내부의 다른 전자회로에 공급하도록 하였다. 광 송신기는 케이블드라이버, 레이저 다이오드 드라이버, 레이저 다이어드로 구성되며, 광수신기는 포토다이오드, 리미팅 앰프, 케이블 이퀄라이저로 구성하였다. 광 송신기는 파장 1.3.um, 광출력 -5 dBm, 송신속도 1.485Gbps였고, 광 수신기는 수신감도 -23dBm이었다. 이 장치로 HD-SDI 비디오 신호가 광섬유 30km 광섬유 전송 후에도 끊김 없이 전송됨을 확인하였다.

HVRT 기능 요구조건을 만족하는 Type 4 풍력 발전기의 효율적인 직류단 전압 설계 (The efficient DC-link voltage design of the Type 4 wind turbine that satisfies HVRT function requirements)

  • 백승혁;김성민
    • 전기전자학회논문지
    • /
    • 제25권2호
    • /
    • pp.399-407
    • /
    • 2021
  • 본 논문에서는 계통망 사업자의 High Voltage Ride-Through(HVRT) 기능 요구조건을 만족하며, 정상상태에서의 손실을 최소화할 수 있는 Type 4 풍력발전기의 직류단 전압 설계 방법을 제안한다. 대용량 해상 풍력 발전에 사용되는 Type 4 풍력발전기는 전력 계통과 연계된 컨버터와 풍력 발전기와 연계된 컨버터가 직류단을 공유하는 Back-to-Back 컨버터 형태이다. Type 4 풍력발전기에서 HVRT 조건인 계통 고전압 사고가 발생한 경우 사고 전압 크기에 비해 직류단 전압이 부족하다면 과변조로 인해 계통측 컨버터의 전류 제어기가 원활하게 동작되지 못한다. 따라서 HVRT 기능을 만족하기 위해서는 고전압 사고의 전압 크기를 기준으로 직류단 전압을 설계해야 한다. 그러나 직류단 전압의 크기의 증가는 정상상태에서의 컨버터 손실 증가를 야기하므로, 직류단 전압을 크게 설계하였을 때 증가될 손실에 대한 고려가 포함되어야 한다. 본 논문에서는 사고 전압의 크기와 발생 손실이 고려된 직류단 전압을 설계하는 방법에 대해 설명하고, 제안하는 설계 방법의 타당성을 2MVA급 Type 4 풍력발전기의 PSCAD 모델 기반 HVRT 기능 시뮬레이션을 통해 확인하였다.

Self-Aligning 기술과 반응성 이온 식각 기술로 제작된 Nb 조셉슨 접합 어레이의 특성 (Fabrication of All-Nb Josephson Junction Array Using the Self-Aligning and Reactive ion Etching Technique)

  • Hong, Hyun-Kwon;Kim, Kyu-Tea;Park, Se-Il;Lee, Kie-Young
    • Progress in Superconductivity
    • /
    • 제3권1호
    • /
    • pp.49-55
    • /
    • 2001
  • Josephson junction arrays were fabricated by DC magnetron sputtering, self-aligning and reactive ion etching technique. The Al native oxide, formed by thermal oxidation, was used as the tunneling barrier of Nb/$Al-A1_2$$O_3$Nb trilayer. The arrays have 2,000 Josephson junctions with the area of $14\mu\textrm{m}$ $\times$ $46\mu\textrm{m}$. The gap voltages were in the range of 2.5 ~2.6 mV and the spread of critical current was $\pm$11~14%. When operated at 70~94 ㎓, the arrays generated zero-crossing steps up to 2.1~2.4 V. To improve transmission of microwave power and prevent diffusion of oxygen into Nb ground-plane while depositing $SiO_2$dielectric, we applied a plasma nitridation process to the Nb ground-plane. The microwave power was well propagated in Josephson junction arrays with nitridation. The difference in microwave transmission 7an be interpreted by the surface impedance change depending on nitridation.

  • PDF

결합 전송선로 이론을 이용한 적층 세라믹 커패시터의 임피던스 특성 예측 (Prediction of Impedance Characteristics of Multi-Layer Ceramic Capacitor Based on Coupled Transmission Line Theory)

  • 전지운;김종현;푸 보;장 난;송승제;나완수
    • 한국전자파학회논문지
    • /
    • 제26권2호
    • /
    • pp.135-147
    • /
    • 2015
  • 전자 산업에서의 소형화와 디지털화에 따라 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitors: MLCC) 또한 DC Blocking, 디커플링, 필터링 등의 기능이 이에 부응하여 그 수요가 꾸준히 증가해왔다. 이에 따라 MLCC의 등가회로를 모델링하는 기법이 많이 연구되었는데, 지금까지의 연구를 살펴보면 대부분이 소자의 주파수 특성을 측정한 후, 그 결과를 바탕으로 소자를 모델링하므로 제작 과정과 측정 과정에서 물질적, 시간적 손실을 수반한다. 이를 해결하기 위한 방법으로 본 논문에서는 구조 정보와 물질 정보로부터 설계단계에서 MLCC의 임피던스 특성을 예측할 수 있는 모델링 방법을 제시한다. 미분 방정식으로 표현되는 결합 전송선로 방정식으로부터 임의의 N개 층을 가지는 다층 평판 커패시터(N-Layer Capacitor)의 임피던스를 구조 정보와 물질 정보의 수식으로 표현할 수 있음을 보였다. 이렇게 정의된 임피던스 수식으로부터 임의의 구조 정보와 물질 정보를 가지는 MLCC의 임피던스를 예측하였으며, EM 시뮬레이션 결과와 비교하였다. 그 결과, 제시한 임피던스 예측 모델링 결과와 측정 결과가 잘 일치하였고, EM 시뮬레이션보다 훨씬 빠르게 예측 결과를 얻을 수 있음을 보였다.

경쟁시장에서 발/송전설비 예방정비계획에 관한 연구 (Generation & transmission maintenance scheduling in competitive power markets)

  • 한석만;김경민;박중성;김발호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 제36회 하계학술대회 논문집 A
    • /
    • pp.798-800
    • /
    • 2005
  • In competitive electricity markets, the System Operator (SO) coordinates the overall maintenance schedules whenever the collective maintenance schedule reported to SO by Gencos & Transco in the pool does not satisfy the specified operating criteria, such as system reliability or supply adequacy. We propose a two-layer mathematical algorithm amenable to maintenance scheduling problem into master problem and sub-problem. The master problem coordinates the scheduling, and sub-problem, DC optimal power flew, checks the adequacy. The proposed algorithm was demonstrated with a case study.

  • PDF

A Design of BJT-based ESD Protection Device combining SCR for High Voltage Power Clamps

  • Jung, Jin-Woo;Koo, Yong-Seo
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제14권3호
    • /
    • pp.339-344
    • /
    • 2014
  • This paper presents a novel bipolar junction transistor (BJT) based electrostatic discharge (ESD) protection device. This protection device was designed for 20V power clamps and fabricated by a process with Bipolar-CMOS-DMOS (BCD) $0.18{\mu}m$. The current-voltage characteristics of this protection device was verified by the transmission line pulse (TLP) system and the DC BV characteristic was verified by using a semiconductor parameter analyzer. From the experimental results, the proposed device has a trigger voltage of 29.1V, holding voltage of 22.4V and low on-resistance of approximately $1.6{\Omega}$. In addition, the test of ESD robustness showed that the ESD successfully passed through human body model (HBM) 8kV. In this paper, the operational mechanism of this protection device was investigated by structural analysis of the proposed device. In addition, the proposed device were obtained as stack structures and verified.

Capacitance Estimation of the Submodule Capacitors in Modular Multilevel Converters for HVDC Applications

  • Jo, Yun-Jae;Nguyen, Thanh Hai;Lee, Dong-Choon
    • Journal of Power Electronics
    • /
    • 제16권5호
    • /
    • pp.1752-1762
    • /
    • 2016
  • To achieve higher reliability in the modular multilevel converters (MMC) for HVDC transmission systems, the internal condition of the DC capacitors of the submodules (SM) needs to be monitored regularly. For an online estimation of the SM capacitance, a controlled AC current with double the fundamental frequency is injected into the circulating current loop of the MMC, which results in current and voltage ripples in the SM capacitors. The capacitor currents are calculated from the arm currents and their switching states. By processing these AC voltage and current components with digital filters, their capacitances are estimated by a recursive least square (RLS) algorithm. The validity of the proposed scheme has been verified by simulation results for a 300-MW, 300-kV HVDC system. In addition, its feasibility has been verified by experimental results obtained with a reduced-scale prototype. It has been shown that the estimation errors for both the simulation and experimental tests are 1.32% at maximum.

CMOS 공정을 이용한 무선인식 송수신 집적회로의 설계 및 제작 (Design and Implementation of a RFID Transponder Chip using CMOS Process)

  • 신봉조;박근형
    • 한국전기전자재료학회논문지
    • /
    • 제16권10호
    • /
    • pp.881-886
    • /
    • 2003
  • This paper describes the design and implementation of a passive transponder chip for RFID applications. Passive transponders do not have their own power supply, and therefore all power required for the operation of a passive transponder must be drawn from the field of the reader. The designed transponder consists of a full wave rectifier to generate a dc supply voltage, a 128-bit mask ROM to store the information, and Manchester coding and load modulation circuits to be used for transmitting the information from the transponder to the reader. The transponder with a size 410 x 900 ${\mu}$m$^2$ has been fabricated using 0.65 ${\mu}$m 2-poly, 2-metal CMOS process. The measurement results show the data transmission rate of 3.9 kbps at RF frequency 125 kHz.

A 60-GHz LTCC SiP with Low-Power CMOS OOK Modulator and Demodulator

  • Byeon, Chul-Woo;Lee, Jae-Jin;Kim, Hong-Yi;Song, In-Sang;Cho, Seong-Jun;Eun, Ki-Chan;Lee, Chae-Jun;Park, Chul-Soon
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제11권4호
    • /
    • pp.229-237
    • /
    • 2011
  • In this paper, a 60 GHz LTCC SiP with low-power CMOS OOK modulator and demodulator is presented. The 60 GHz modulator is designed in a 90-nm CMOS process. The modulator uses a current reuse technique and only consumes 14.4-mW of DC power in the on-state. The measured data rate is up to 2 Gb/s. The 60 GHz OOK demodulator is designed in a 130nm CMOS process. The demodulator consists of a gain boosting detector and a baseband amplifier, and it recovers up to 5 Gb/s while consuming low DC power of 14.7 mW. The fabricated 60 GHz modulator and demodulator are fully integrated in an LTCC SiP with 1 by 2 patch antenna. With the LTCC SiP, 648 Mb/s wireless video transmission was successfully demonstrated at wireless distance of 20-cm.

EMTDC를 이용한 시뮬레이터급 통합전력제어기의 설계 (The Design of UPFC simulator by using EMTDC)

  • 전진홍;송의호;김지원;전영환;김학만;국경수
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2001년도 하계학술대회 논문집 A
    • /
    • pp.374-376
    • /
    • 2001
  • FACTS technology is developed into the sophisticated system technology which combines conventional power system technology with power electronics, micro-process control, and information technology. Its objectives are achieving enhancement of the power system flexibility and maximum utilization of the power transfer capability through improvements of the system reliability, controllability, and efficiency[1]. As a series and shunt compensator, UPFC consists of two inverters with common dc link capacitor bank. It controls the magnitude of shunt bus voltage and real and reactive power flow of transmission line[2]. In this paper, we present the design and control algorithm of UPFC simulator for KERI simulator. As a control algorithm is implemented by digital controller, we consider sample-and-hold of signals In this simulation, we use EMTDC/PSCAD V3.0 software which can simulate instantaneous voltage and current.

  • PDF