• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.159-159
• /
• 2015

금속의 기계적 강화방법인 결정립미세화의 일종으로 미세한 쌍정을 도입하여 기계적강도를 향상시키면서 전기전도도는 감소시키지 않는 방안으로 nanotwin 구조의 Cu가 보고되고 있다. Nanotwin 구조는 FCC결정구조에서 특정 결정면을 [(111) mirror plane]을 기준으로 정합계면을 유지하면서 원자층의 배열이 역전되는 구조가 수~수십나노 수준의 간격으로 이뤄진 미세조직을 의미한다. 전해도금법을 이용한 nanotwin Cu의 형성방법으로는 pulse 파형을 사용하는데, pulse파형의 on time동안의 높은 전류밀도로 인해 발생한 도금층의 stress가 off time동안에 release되면서 nanotwin구조가 형성되는 것으로 보고되고 있다. Nanotwin형성 조건으로 보고된 pulse 도금 조건은 수에서 수십밀리초의 on time에 duty cycle($t_{on}/(t_{off}+t_{on})$)이 1/100~1/10 수준이다. 본 연구에서는 전기이중층의 이온고갈에 필요한 회복시간인 수에서 수십 밀리초 보다 짧은 시간인 마이크로 초($1{\mu}s$, $10{\mu}s$ 및 $100{\mu}s$)의 pulse 전류를 인가하였을 때에 발생하는 구리 도금층의 미세조직의 변화에 대해 알아보고자 한다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.81-81
• /
• 2018

Bi-Te계 열전소자는 상온에서의 열전 효율이 우수하기 때문에 항공, 컴퓨터 등의 열전발전 또는 열전냉각 모듈에 널리 사용된다. 이 열전소자를 활용한 열전모듈은 다수의 n형 및 p형 열전소자가 세라믹 위에 형성된 Cu 전극에 전기적으로 직렬이 되도록 서로 솔더링 접합이 되어 있는 구조를 가지고 있다. 이처럼 직렬 연결된 방식에서는 높은 접합강도를 필요로 한다. 열전모듈 제작 시 Bi-Te 계 소자를 바로 Cu 기판에 접합시키면 솔더에 들어있는 Sn과 기판의 Cu가 접합하는 과정에서 소재 내로 확산하여 접합강도를 저하시킨다. 이러한 열전모듈의 접합강도 저하를 막기 위해 무전해 Ni-W-P 도금층을 확산 방지층으로 적용하였다. 본 연구에서는 Ni-W-P 도금이 Bi-Te 계 열전 모듈의 접합강도에 미치는 영향을 조사하였다. 본 연구에서는 Bi-Te계 열전소자에 양호한 밀착성을 가지는 Ni-W-P 도금층을 형성시키기 위해서 알루미나 분말을 이용한 sand-blasting 방법을 사용하여 Bi-Te 소재 표면에 분사하는 방법으로 표면을 거칠게 하였다. 그 후 무전해 Ni-W-P 도금을 $85^{\circ}C$에서 20분간 실시하여 약 4um의 Ni-W-P 도금층을 형성시켰다. 열전 모듈은 Sn-Ag-Cu 솔더를 사용하여 제작하였으며 접합강도는 Bonding tester를 사용하여 측정하였다. 제작한 열전 모듈의 단면 및 파단면 관찰을 통하여 접합강도가 변하는 요인을 조사하였다. 제작한 열전 모듈의 단면을 FE-EPMA로 관찰한 결과 Ni-W-P 도금층이 Bi-Te 소자와 Sn과 Cu사이의 확산을 방지하는 확산방지층 역할을 하는 것을 관찰할 수 있었다. 또한 열처리 전 열전모듈과 200도, 150시간 열처리 후 접합강도를 각각 측정해 본 결과, 열처리 후의 접합강도가 상승하는 것을 확인 할 수 있었다. 따라서 Bi-Te계 열전모듈 제작에 무전해 Ni-W-P 도금층을 형성시키므로 인해 확산방지층의 생성과 접합강도의 상승에 도움을 주었다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.11 no.12
• /
• pp.1091-1098
• /
• 1998

Thermal stability of the electroless deposited Cu thin film was investigated. Cu/TaN/Si multilayer was fabricated by electroless-depositing Cu thin layer on TaN diffusion barrier layer which was deposited by MOCVD on the Si substrate, and was annealed in $H_2$ ambient to investigate the microstructure of Cu film with a post heat-treatment. Cu thin film with good adhesion was successfully deposited on the surface of the TaN film by electroless deposition with a proper activation treatment and solution control. Microstructural property of the electroless-deposited Cu layer was improved by a post-annealing in the reduced atmosphere of $H_2$ gas up to $600^{\circ}C$. Thermal stability of Cu/TaN/Si system was maintained up to $600^{\circ}C$ annealing temperature, but the intermediate compounds of Cu-Si were formed above $650^{\circ}C$ because Cu element passed through the TaN layer. On the other hand, thermal stability of the Cu/TaN/Si system in Ar ambient was maintained below $550^{\circ}C$ annealing temperature due to the minimal impurity of $O_2$ in Ar gas.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.07b
• /
• pp.1019-1022
• /
• 2004

본 연구에서는 PERC(passivated emitter and rear cell) 구조를 갖는 고효율 단결정 실리콘 태양전지에 도금법을 적용하여 Ni/Cu 전극을 형성하였다. 고효율 태양전지는 제작 비용이 높고 공정이 복잡하기 때문에 실용화에 적용이 어려운 단점이 있다. 따라서 태양전지의 효율은 그대로 유지하고, 공정을 간단하게 줄이면서 저가격화 할 수 있는 방법에 대한 연구가 필요하다. 기존의 고효율 실리콘 태양전지에 가장 일반적으로 적용되고 있는 Ti/Pd/Ag 전극의 경우 고가의 증착 장비를 이용할 뿐만 아니라 재료 자체도 매우 고가의 물질이 사용되고 있다. 도금법으로 Ni/cu 전극을 형성하여 태양전지를 제작한 결과 공정을 간소화하고 비용을 절감 하면서, 20% 이상의 고효율 태양전지를 얻을 수 있었다.

• Journal of the Microelectronics and Packaging Society
• /
• v.17 no.3
• /
• pp.79-84
• /
• 2010

Formation of TSV (Through-Si-Via) with an Au seed layer and Cu filling to the via, simplification of bumping process for three dimensional stacking of Si dice were investigated. In order to produce the via holes, the Si wafer was etched by a DRIE (Deep Reactive Ion Etching) process using $SF_6$ and $C_4F_8$ plasmas alternately. The vias were 40 ${\mu}m$ in diameter, 80 ${\mu}m$ in depth, and were produced by etching for 1.92 ks. On the via side wall, a dielectric layer of $SiO_2$ was formed by thermal oxidation, and an adhesion layer of Ti, and a seed layer of Au were applied by sputtering. Electroplating with pulsed DC was applied to fill the via holes with Cu. The plating condition was at a forward pulse current density of 1000 mA/$dm^2$ for 5 s and a reverse pulse current density of 190 mA/$dm^2$ for 25 s. By using these parameters, sound Cu filling was obtained in the vias with a total plating time of 57.6 ks. Sn bumping was performed on the Cu plugs without lithography process. The bumps were produced on the Si die successfully by the simplified process without serious defect.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.95-99
• /
• 2008

Cu has been used for metallic interconnects in ULSI applications because of its lower resistivity according to the scaling down of semiconductor devices. The resistivity of Cu lines will affect the RC delay and will limit signal propagation in integrated circuits. We investigated the electrolyte effects of the electroplating solution in the resistivity value of Cu films grown by electroplating deposition (EPD). The resistivity was measured with a four-point probe and the material properties were investigated with XRD (X-ray Diffraction), AFM (Atomic Force Microscope), FE-SEM (Field Emission Scanning Electron Microscope) and XPS (X-ray Photoelectron Spectroscopy). From these experimental results, we found that the electrolyte condition plays an Important role in formation of Cu film with lower resistivity by EPD.

• Electrical & Electronic Materials
• /
• v.6 no.6
• /
• pp.505-513
• /
• 1993

본 논문은 전자 부품의 Soldring기에 사용되는 접합제를 Flux를 포함한 Solder paste 대신에 도금막을 이용하기 위한 Sn 도금막 형성 프로세스를 검토한 것이다. 반도체 Device를 Packaging한 외부단자(lead frame)과 HIC상의 후막전극(Ag/Pd)과의 접합 및 PCB상의 Cu land와의 접합시에는 스크린 프린트에 의한 Solder Paste가 일반적으로 사용되고 있다. 본 논문은 Fluxless Soldering의 한수단으로 도금막을 lead상에 형성시켜 접합 재료로서의 형성 프로세스 및 도금막의 특성과 도금형성 Paramete와의 관련성을 실험적으로 검토한 것으로 전류밀도 200 A/m$^{2}$의 조건으로 형성한 Sn 도금막이 접합용으로 최적조건임을 밝혔다.

• Proceedings of the Membrane Society of Korea Conference
• /
• 1994.04a
• /
• pp.59-60
• /
• 1994

도금공업은 주로 금속, 플라스틱 등을 소재로 하는 각종 제품의 표면을 전기적 또는 화학적 방법에 따라 석출된 비철금속질로 피복가공하여 제품의 내식, 장식적 효과 내마모성, 전기특성, 광택성, 열특성등 많은 기능을 부가하는 것을 의미한다. 이러한 도금산업은 각종 유해한 화학물질을 취급하는 관계로 도금폐수도 역시 많은 유독한 화학약품이 포함되어 있어 엄격한 규제가 요구되고 있다. 현재의 도금폐수처리는 대부분 위탁업자에 의해 이루어 지고 있으며, 위탁업자는 웅집침전법에 의한 슬러지화(함수율 80% 이하) 하여 매립되고 있는 실정이다. 이 매립물은 침출수를 방출하여 환경에 새로운 문제를 야기시키고 있다. 이러한 도금폐수 중 유가금속(Zn, Cr, Ni, Cu등)을 membrane을 이용하여 회수하고, 생성되는 물을 도금공정에 다시 투입하므로서 공해가 없는 무공해공정을 설계하는 기초자료를 얻는데 본 연구의 목적이 있다. 본 실험에서는 유가금속 중 Cr을 회수하기 위하여 Cr도금 모델폐수를 이용하여 Cr의 농도, 압력, pH등을 변화시키면서 membrane과 Cr의 상관성을 살펴보았다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.326-326
• /
• 2011

반도체 소자의 집적화/소형화에 따라, 낮은 비저항을 가진 구리(Cu)를 이용한 배선공정에 관한 연구가 활발하게 진행되고 있다. 구리배선 공정에 있어 전기 도금법이 다양하게 적용됨에 따라, 구리도금 박막 형성을 위해 사용되는 Cu seed 층의 상태는 배선으로 형성된 Cu박막 특성에 크게 영향을 미친다 [1-3]. 본 연구에서는 sputter 방식으로 증착된 Cu seed 층(Cu seed / Ti / Si) 위에 형성된 자연산화막을 제거하기 위하여 다양한 세정방법을 도입하여 비교 분석하였다. 계면활성제인 TS-40A를 비롯한 NH4OH 용액과 H2SO4 용액을 사용하여 Cu seed 층 위에 형성된 구리산화막을 제거함으로서 형성된 표면형상 및 표면상태를 조사분석 하였다. FE-SEM (Field Emission Scanning Electron Microscope)을 이용하여 표면 처리된 Cu seed층 표면의 형상 및 roughness 등을 측정하였고, XPS (X-ray Photoelectron Spectroscopy)를 이용하여 표면 처리된 Cu seed 표면의 화학구조 및 불순물 상태를 조사하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.29 no.1
• /
• pp.49-54
• /
• 2022

The copper plating process used to fabricate the submicron damascene pattern of Cu wiring for Si wafer was applied to the plating of a PCB pattern of several tens of microns in size using the same organic additives and current density conditions. In this case, the non-uniformity of the plating thickness inside the pattern was observed. In order to quantitatively analyze the cause, a numerical calculation considering the solution flow and electric field was carried out. The calculation confirmed that the depletion of Cu²⁺ ions in the solution occurred relatively earlier at the bottom corner than the upper part of the pattern due to the plating of the sidewall and the bottom at the corner of the pattern bottom. The diffusion coefficient of Cu²⁺ ions is 2.65 10^-10 m²/s, which means that Cu²⁺ ions move at 16.3 ㎛ per second on average. In the cases of small damascene patterns, the velocity of Cu²⁺ ions is high enough to supply sufficient ions to the inside of the patterns, while sufficient time is required to replenish the exhausted copper ions in the case of a PCB pattern having a size of several tens of microns. Therefore, it is found that the thickness uniformity can be improved by reducing the current density to supply sufficient copper ions to the target area.