• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
• /
• pp.811-813
• /
• 2003

DRM 유통 시스템 하에서 암호화된 컨텐츠의 데이터는 신뢰할 수 없는 사용자 환경에서 복호화된 이후에 사용자에게 컨텐츠에 대한 서비스를 제공하게 된다. 이러한 신뢰할 수 없는 사용자 환경에서 컨텐츠데이터를 안전하게 관리하기 위해서는 암호화 키나 라이센스 데이터등과 같은 데이터를 사용자 환경에 안전하게 보관해야 하며 이렇게 보관된 데이터는 사용자에게 꼰대 노출되지 않도록 보호를 해야 한다. 본 연구에서는 이러한 신뢰할 수 없는 사용자 환경에서 앙호화 키나 라이센스 데이터를 안전하게 보관할 수 있는 Secure Storage Device를 개발하여 소개한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권8호
• /
• pp.453-464
• /
• 2004

In order to solve the well-known drawback of reduced flexibility that is associate with ASIC implementations, this paper proposes a novel arithmetic unit over GF(2$^{m}$ ) for field programmable gate arrays (FPGAs) implementations of elliptic curve cryptographic processor. The proposed arithmetic unit is based on the binary extended GCD algorithm and the MSB-first multiplication scheme, and designed as systolic architecture to remove global signals broadcasting. The proposed architecture can perform both division and multiplication in GF(2$^{m}$ ). In other word, when input data come in continuously, it produces division results at a rate of one per m clock cycles after an initial delay of 5m-2 in division mode and multiplication results at a rate of one per m clock cycles after an initial delay of 3m in multiplication mode respectively. Analysis shows that while previously proposed dividers have area complexity of Ο(m$^2$) or Ο(mㆍ(log$_2$$^{m}$ )), the Proposed architecture has area complexity of Ο(m), In addition, the proposed architecture has significantly less computational delay time compared with the divider which has area complexity of Ο(mㆍ(log$_2$$^{m}$ )). FPGA implementation results of the proposed arithmetic unit, in which Altera's EP2A70F1508C-7 was used as the target device, show that it ran at maximum 121MHz and utilized 52% of the chip area in GF(2$^{571}$ ). Therefore, when elliptic curve cryptographic processor is implemented on FPGAs, the proposed arithmetic unit is well suited for both division and multiplication circuit.

• 정보처리학회논문지C
• /
• 제15C권2호
• /
• pp.133-140
• /
• 2008

본 논문에서는 $GF(2^{163})$타원곡선 암호 프로세서를 제안한다. 제안한 암호 프로세서는 타원곡선 정수 곱셈을 위해 수정된 Loez-Dahab Montgomery 알고리즘을 채택하고, $GF(2^{163})$상의 산술 연산을 위해 가우시안 정규 기저(Gaussian Normal Basis: GNB)를 이용한다. 높은 처리율을 위해 Lopez-Dahab 방식에 기반한 규칙적인 주소화 방식의 병렬 타원곡선 좌표 덧셈 및 배 연산 알고리즘을 유도하고 $GF(2^{163})$상의 연산을 수행하는 두 개의 워드-레벨 산술 연산기(Arithmetic Unit: AU)를 설계한다. 제안된 타원곡선 암호 프로세서는 Xilinx사의 XC4VLX80 FPGA 디바이스에 구현되었으며, 24,263개의 슬라이스를 사용하고 최대 동작주파수는 143MHz이다. 제안된 구조를 Shu 등의 하드웨어 구현과 비교했을 때 하드웨어 복잡도는 약 2배 증가 하였지만 4.8배의 속도 향상을 보인다. 따라서 제안된 타원곡선 암호 프로세서는 네트워크 프로세서와 웹 서버등과 같은 높은 처리율을 요구하는 타원곡선 암호시스템에 적합하다.

• 융합신호처리학회논문지
• /
• 제1권2호
• /
• pp.177-185
• /
• 2000

본 논문에서는 SEED 알고리즘을 구현하는 암호 보조 프로세서를 CPLD로 구현하였다. 속도 와면적 사이의 상반 관계를 고려하여, 암호 보조 프로세서는 1 라운드 동작을 3개의 부분 라운드로 나누고, 클록마다 하나의 부분 라운드를 수행하는 구조를 갖는다. 동작속도를 향상시키기 위해서 암호 및 복호 동작의 라운드 키를 온라인 사전 계산 기법을 사용하여 계산하였으며, 다양한 분야에 응용 할 수 있도록 4가지 동작 모드를 지원한다. 설계한 암호 프로세서는 알테라사 EPF10K100GC503-3 디바이스에 구현하고, PC ISA 버스 인터페이스를 통한 문서 파일에 대한 암$\cdot$ 복호화 동작을 통해올바른 동작이 이루어짐을 확인하였다. 설계된 회로는 약 29,300개의 게이트로 구성되며 CPLD상에서 약 18Mhz의 동작 주파수를 가지며, ECB 동작 모드에서 약 44 Mbps의 암$\cdot$복호율의 성능을 얻을 수 있었다.

• 융합보안논문지
• /
• 제21권1호
• /
• pp.3-7
• /
• 2021

양자 역학을 기반으로 하는 양자암호통신에서는 각각의 정보를 개별적인 광자에 실어 전송하기 때문에 일부만 도청하는 것이 기본적으로 불가능하며, 침입자가 광자를 불법적으로 가로채 수신자에게 재전송을 하여도 양자 복제 불가능성 원리에 의해 같은 정보를 광자에 실어 보내는 것이 불가능하다. 한편 네트워크 기반 다양한 서비스의 폭발적 증대와 함께 해당 서비스의 보안성 보장이 필수적으로 요구되면서 양자암호 통신망의 구축 및 관련 서비스가 다양한 형태로 추진되고 있다. 그러나 양자키 분배(QKD: Quantum Key Distribution) 기술의 발전과는 별개로 이를 활용한 네트워크 구축 및 다양한 양자암호 기반 서비스 제공 방안에 관해서는 많은 연구가 필요한 상태이다. 본 논문에서는 양자암호 장치를 기반으로, 다양한 양자암호 통신망 장비 간에 양자키를 전달하고 암호화된 전송환경 구현을 위한 통합 데이터 구조를 제안하였다.

• 한국정보통신학회논문지
• /
• 제19권6호
• /
• pp.1283-1288
• /
• 2015

일반적으로 암호연산이 수행되는 IC 칩 회로는 강한 전자기 신호를 외부로 방사시키는 경향이 있다. 암호 칩 근방에서 루프 안테나와 같은 전력 수집 계측 장비를 활용하면 계측된 전자기 신호에 의해 암호 키의 동정이 가능하다. 이와 같은 비침투형 공격에 대응하기 위한 한 방법으로서 IC 칩 외부로 방사되는 전자기 신호를 억압하기 위해 칩 상부에 다중 유전체 슬래브 구조를 가지도록 구성하는 방법을 도입하였다. 다중 유전체 슬래브는 Bragg 반사특성을 가지도록 적절하게 구성하여 구현하였고 반사응답 특성을 구하여 그 유효성을 검증하였다. 실험결과로서 유전체 코팅의 두께는 2mm로서 수직 입사파에 대한 반사응답 특성은 91% 수준을 달성하였다.

• 한국멀티미디어학회논문지
• /
• 제20권12호
• /
• pp.1913-1927
• /
• 2017

Encryption technology is to hide information in a cyberspace built using a computer and to prevent third parties from changing it. If a malicious user accesses unauthorized device or application services on the Internet of objects, it may be exposed to various security threats such as data leakage, denial of service, and privacy violation. One way to deal with these security threats is to encrypt and deliver the data generated by a user. Encrypting data must be referred to a technique of changing data using a complicated algorithm so that no one else knows the content except for those with special knowledge. As computers process computations that can be done at a very high speed, current cryptographic techniques are vulnerable to future computer performance improvements. We designed and implemented a new encryption program that combines ancient and modern cryptography so that the user never knows about data management, and transmission. The significance of this paper is that it is the safest method to combine various kinds of encryption methods to secure the weaknesses of the used cryptographic algorithms.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권4호
• /
• pp.415-420
• /
• 2010

보안을 위한 암호 키는 진난수 발생기를 사용하여 만들어야 한다. 진난수 발생기는 상태 예측이 거의 불가능한 혼란 진원지에서 초기값을 추출하여 비가역적 해시 알고리즘을 적용해 난수를 만들어 낸다. DRAM 접근 대기 시간(latency)에도 불규칙성이 존재하여 혼란 진원지 역할을 할 수 있음이 알려져 있는데, 요즘 널리 사용되는 동기식 DRAM (SDRAM)을 장착한 시스템에서는 접근 대기 시간의 불규칙성이 잘 노출되지 않으며, 난수 비트 패턴의 뭉침 현상이 심해진다. 이 문제를 xor 연산을 사용하여 해결하였다. 이 방법으로 만든 난수를 통계학적으로 평가하여 진난수에 필적하는 품질을 확인하였다. 이와 같은 난수 발생 방법의 성능은 100 Kbits/sec 수준이며, 별도의 장치나 회로를 요구하지 않아 DRAM을 장착하고 있는 여러 형태의 컴퓨터 장비에서 사용 가능하다.

• International Journal of Computer Science & Network Security
• /
• 제21권4호
• /
• pp.264-271
• /
• 2021

From an information security perspective, protecting sensitive data requires utilizing algorithms which resist theoretical attacks. However, treating an algorithm in a purely mathematical fashion or in other words abstracting away from its physical (hardware or software) implementation opens the door to various real-world security threats. In the modern age of electronics, cryptanalysis attempts to reveal secret information based on cryptosystem physical properties, rather than exploiting the theoretical weaknesses in the implemented cryptographic algorithm. The correlation power attack (CPA) is a Side-Channel Analysis attack used to reveal sensitive information based on the power leakages of a device. In this paper, we present a power Hacking technique to demonstrate how a power analysis can be exploited to reveal the secret information in AES crypto-core. In the proposed case study, we explain the main techniques that can break the security of the considered crypto-core by using CPA attack. Using two cryptographic devices, FPGA and 8051 microcontrollers, the experimental attack procedure shows that the AES hardware implementation has better resistance against power attack compared to the software one. On the other hand, we remark that the efficiency of CPA attack depends statistically on the implementation and the power model used for the power prediction.

• 한국통신학회논문지
• /
• 제33권2C호
• /
• pp.208-218
• /
• 2008

우리는 RFID(Radio Frequency Identification) 시스템이 여러 가지 장점과 응용으로 인하여 널리 사용되는 자동인식기술이 될 것으로 전망한다. 그러나 프라이버시 침해 문제가 RFID 시스템의 대중화에 걸림돌이 되고 있다. 이와 같은 문제점을 해결하기 위해 많은 연구가 발표되었는데 대부분 암호학적 기법에 중점을 두고 있다. 그 외 모바일 장치를 프록시 에이전트로 사용하는 보안 기법이 있다. 일반적으로 에이전트는 고성능 CPU와 전원을 사용하는 높은 수준의 암호화 모듈을 가지며, 사용자 보안을 보장한다. 본 논문에서는 RFID 프라이버시 보호를 위한 향상된 모바일 에이전트 기법을 제안한다. 제안 기법은 이전 기법에 비해 도청 가능성을 줄이고 태그의 프로토콜 참여를 낮추었다. 그리고 서버도 공개키 암호를 사용하여 쉽게 에이전트를 인증할 수 있다. 또한 다른 에이전트 기법에서 문제시 된 에이전트 자체에 의한 위변조를 방지할 수 있는 장점을 가지고 있다.