• 전기전자학회논문지
• /
• 제25권1호
• /
• pp.174-179
• /
• 2021

에드워즈 곡선 Edwards25519와 Edwards448 상의 점 스칼라 곱셈(point scalar multiplication; PSM)을 지원하는 EdCC (Edwards curve cryptography) 코어를 설계하였다. 저면적 구현을 위해 워드 기반 몽고메리 곱셈 알고리듬을 기반으로 유한체 곱셈기를 설계하였으며, 나눗셈 연산 없이 점 연산을 구현하기 위해 확장 트위스티드 에드워즈 좌표계를 적용하였다. EdCC 코어를 100 MHz의 클록으로 합성한 결과, 24,073 등가 게이트와 11 kbit의 RAM으로 구현되었으며, 최대 동작 주파수는 285 MHz로 추정되었다. Edwards25519와 Edwards448 곡선 상의 PSM을 각각 초당 299회, 66회 연산하는 것으로 평가되었으며, 유사한 구조의 타원곡선 암호 코어에 비해 256 비트 PSM 연산에 소요되는 클록 사이클 수가 약 60 % 감소하여 연산 성능이 약 7.3 배 향상되었다.

• 한국정보통신학회논문지
• /
• 제24권11호
• /
• pp.1470-1476
• /
• 2020

모바일 장치와 IoT의 보안 프로토콜 구현에 적합한 경량 보안 SoC 설계에 대해 기술한다. Cortex-M0을 CPU로 사용하는 보안 SoC에는 타원곡선 암호 (elliptic curve cryptography) 코어, SHA3 해시 코어, ARIA-AES 블록 암호 코어 및 무작위 난수 생성기 (TRNG) 코어 등의 하드웨어 크립토 엔진들이 내장되어 있다. 핵심 연산장치인 ECC 코어는 SEC2에 정의된 20개의 소수체와 이진체 타원곡선을 지원하며, 부분곱 생성 및 가산 연산과 모듈러 축약 연산이 서브 파이프라인 방식으로 동작하는 워드 기반 몽고메리 곱셈기를 기반으로 설계되었다. 보안 SoC를 Cyclone-5 FPGA 디바이스에 구현하고 타원곡선 디지털 서명 프로토콜의 H/W-S/W 통합 검증을 하였다. 65-nm CMOS 셀 라이브러리로 합성된 보안 SoC는 193,312 등가 게이트와 84 kbyte의 메모리로 구현되었다.

• 정보보호학회논문지
• /
• 제14권6호
• /
• pp.57-68
• /
• 2004

근래에, Radio Frequency Identification (RFID) 시스템은 생산, 공급망관리, 재고관리 등의 분야에서 유용하게 사용될 반한 기술로서 산업계에서 많은 관심을 받고 있다. 가까운 미래에는 저렴한 가격의 RFID 태그나 스마트 라벨이 현재 사용되고 있는 바코트 대신 상품관리에 활용될 것으로 알려져 있다. 그러나 작고 값싼 RFID태그의 생산과, 사용자 프라이버시 보호를 위한 안전한 인증프로토콜의 개발은 아직 해결해야 할 문제들이다. 반도체 기술의 발전에도 불구하고, 태그의 계산과 저장능력은 제한되어 있으므로 기존 다른 시스템에 적용되던 암호시스템의 적용은 현실적으로 쉽지 않다. 그러므로 RFID시스템에서 사용할 수 있도록 더 작은 저장 공간과 더 작은 계산량이 소요되는 새로운 프로토콜의 개발이 필요하다. 본 논문에서는 위치트래킹 공격과 스푸핑 공격에 안전한 RFID인증 프로토콜을 제안한다. 제안한 프로토콜은 기존 인증프로토콜보다 데이터베이스에서의 계산랑이 상당히 감소하였으므로 프라이버시 보호를 위한 실질적인 해결책으로 사용이 가능하다.

• 정보보호학회논문지
• /
• 제17권2호
• /
• pp.83-92
• /
• 2007

비 연결형 패킷 통신망에 Block Chaining 모드를 사용하여 통신패킷을 암호화하는 암호통신시스템에서 통신패킷의 송수신 순서가 달라지거나 통신패킷이 분실되면 암호 통신 성능 및 효율성이 저하된다. 이를 해결하기 위하여 통신패킷의 송수신 순서에 무관하게 암복호 처리 할 수 있는 고속 패킷통신을 위한 패킷 암호 스킴을 제안하였다. 제안한 패킷 암호 스킴은 키교환할 때 생성한 IV(Initial Vector)와 암호모듈 내부에서 난수로 만든 salt를 이용하여 새로운 IV를 만들고, 이 IV와 공통키를 사용하여 통신패킷별로 암호화한다. 패킷 암호 스킴을 적용하기 위한 패킷 암복호 함수 및 메커니즘을 추가한 확장된 Cryptoki를 제안하여 편리성과 성능을 개선하였다. 제안한 패킷암호 함수의 성능을 비교하기 위하여 암호모듈을 구현하였으며, 시험한 환경에서 패킷 암호 함수를 적용하여 20회 암호화하였을 때 기존 Cryptoki API에 비하여 약 1.5배에서 15.6배 정도의 성능 향상을 가져왔다.

• 정보보호학회논문지
• /
• 제18권3호
• /
• pp.23-32
• /
• 2008

그래픽 프로세서(GPU)의 연산 능력은 이미 CPU를 능가하고 있으며, 그 격차는 점점 벌어지고 있다. 따라서, 범용 계산에 그래픽 프로세서를 활용하는 GPGPU 연구가 활발히 전개되고 있으며, 병렬 처리가 필요한 분야에서 특히 두드러진 성과를 보이고 있다. GPU를 이용한 암호 알고리즘의 구현은 2005년 Cook 등에 의하여 처음 시도되었으며, OpenGL, DirectX 등의 라이브러리를 이용하여 개선된 결과들이 속속 발표되고 있다. 본 논문에서는 2007년 발표된 NVIDIA의 CUDA 라이브러리를 이용한 블록암호 구현 기법과 그 결과를 소개하고자한다. 또한, 소프트웨어로 구현된 블록암호 소스를 GPU 프로그램으로 이식하는 일반적인 방법을 제공하고자 한다. 8800GTX GPU에서 블록암호 AES, ARIA, DES를 구현했으며, 속도는 각각 4.5Gbps, 7.0Gbps, 2.8Gbps로 CPU보다 고속 구현이 가능하였다.

• 정보보호학회논문지
• /
• 제18권2호
• /
• pp.33-38
• /
• 2008

바이오정보를 이용한 사용자 인증시스템은 편리함과 동시에 강력한 보안을 제공할 수 있다. 그러나 사용자 인증을 위해 저장된 중요한 바이오정보가 타인에게 도용된다면 심각한 문제를 일으킨다. 따라서 타인에게 유출되더라도 재사용이 불가능하도록 하기 위하여 사용자의 바이오정보에 역변환이 불가능한 함수를 적용하여 저장하고 변환된 상태에서 인증과정을 수행할 수 있는 방법이 필요하다. 본 논문에서는 최근 지문 템플릿 보호를 위해 활발히 연구되고 있는 지문 퍼지볼트의 빠른 다항식 복원 방법을 제안한다. 제안된 방법은 (k-1)차 다항식을 복원하기 위해 (k+1)개의 real point를 필요로 하며, 전수조사에 비해서 수행속도가 다항식의 차수에 따라 약 $300{\sim}1500$배 향상되는 효과를 가져왔다.

• 정보보호학회논문지
• /
• 제19권3호
• /
• pp.27-35
• /
• 2009

수집신호의 통계적 특성을 기반으로 하는 차분전력분석 (Differential Power Analysis, DPA) 방법은 암호시스템의 키를 해독하는 데 아주 효과적인 방법으로 알려져 있다. 그러나 이 방법은 수집신호의 시간적인 동기와 잡음에 따라 공격 성능에 상당한 영향을 받는다. 본 논문에서는 DPA에서 시간적인 동기와 잡음에 의한 영향을 동시에 효과적으로 극복하는 웨이블릿(Wavelet) 기반의 신호처리 방법을 제안한다. 제안된 방법의 성능은 DES 연산중인 마이크로 컨트롤러 칩의 전력소비 신호를 이용해서 측정한다. 실험을 통해 제안된 웨이블릿 기반의 전처리 시스템의 성능은 키 해독에 필요한 필요 평문의 수가 기존의 방법들이 필요로 하는 25%의 평문의 수로도 충분함을 보여주고 있다.

• 정보보호학회논문지
• /
• 제16권5호
• /
• pp.67-77
• /
• 2006

Radio Frequency IDentification (RFID) 시스템은 최근 수많은 산업분야에서 각광받고 있는 근거리 자동 인식 기술이다. 이러한 RFID 시스템에서 전송 데이터에 대한 보안과 프라이버시 보호는 점차 심각한 문제로 인식되고 있으며, 이를 해결하기 위해서는 강도 높은 암호 알고리즘을 이용한 전송 데이터의 암호화가 필수적이다. 본 논문에서는 이러한 문제를 해결하기 위해 RFID 태그에 구현 가능한 초소형 Advanced Encryption Standard (AES) 연산기를 제안한다. 제안하는 연산기는 3,992 게이트 카운트의 작은 크기를 가지면서 암호화와 복호화가 모두 가능하다. 또한 128-비트 한 블록에 대해 암호화를 446 클락 사이클, 복호화를 607 클락 사이클에 처리하므로 기존에 발표된 초소형 AES 연산기들에 비해 각각 55%와 40% 이상 개선된 성능을 가진다.

• 정보보호학회논문지
• /
• 제21권4호
• /
• pp.27-37
• /
• 2011

d차의 고차 전력 분석은 d차 마스킹 기법에 의해 안전하게 방어할 수 있다. 하지만 이러한 고차의 마스킹 기법의 적용은 차수가 높아질수록 암호 시스템의 성능을 현저히 떨어뜨린다. 기존의 고차 전력 분석에 대한 통계적 접근은 이차 전력 분석에 대해서만 이루어져 있다. 하지만 이는 암호 설계자가 삼차 이상의 마스킹 적용 시 특별한 안전성의 기준이 없음을 의미하며 이러한 기준의 부재는 무의미하게 높은 차수의 마스킹 기법 적용으로 인해 암호 시스템의 성능을 상당히 저하시킬 수 있다. 본 논문에서는 이러한 기준을 마련하고자 고차 전력 분석에 대한 통계적 수치를 일반화하였다. 즉, 고차 전력 분석을 수행했을 때 연산되는 상관계수의 값을 일반화 시켰으며 이는 향후 마스킹 기법 사용 시 적용해야할 차수를 선택하기 위한 좋은 지표가 될 것이다.

• 정보보호학회논문지
• /
• 제20권4호
• /
• pp.117-134
• /
• 2010

제품의 아이디를 자동적으로 신속하게 인식하기 위한 기술로 주목받았던 수동형 RFID 태그가 직면한 문제는 가격, 인식률뿐만 아니라 최근에는 인증, 데이터 보호 및 제품추적 문제로 확대되고 있다. 대표적인 수동형 RFID 기술은 900 MHz UHF 대역의 국제표준인 ISO/IEC 18000-6 타입 C 기술이다. 이 국제표준은 보안 해결책을 제시하지 않았기 때문에 진품 확인, 태그의 저장정보 보호 및 추적 차단 서비스에 활용하기 어려운 단점이었다. 본 논문에서는 인증, 데이터 보호 및 제품추적 문제 해결을 위한 ISO/IEC JTC l/SC 31의 국제표준화 동향을 살펴보고, 국제표준에서 요구하는 암호 엔진을 사용하는 높은 수준의 보안성을 만족하는 UHF 대역의 수동형 RFID 보안 프로토콜을 제안하고 그에 대한 보안성을 분석한다. 또한 국제표준 문서에 적용될 수 있는 수준의 명령/응답 구조와 암복호화 방법을 제시함으로써 그 구현 가능성을 검증한다.