• Title/Summary/Keyword: Crypto

Search Result 289, Processing Time 0.023 seconds

Design of an LFSR Multiplier with Low Area Complexity (효율적인 공간 복잡도의 LFSR 곱셈기 설계)

  • 정재형;이성운;김현성
    • Journal of Korea Society of Industrial Information Systems
    • /
    • v.8 no.3
    • /
    • pp.85-90
    • /
    • 2003
  • This paper proposes a modular multiplier based on LFSR (Linear Feedback Shift Register) architecture with efficient area complexity over GF(2/sup m/). At first, we examine the modular exponentiation algorithm and propose it's architecture, which is basic module for public-key cryptosystems. Furthermore, this paper proposes on efficient modular multiplier as a basic architecture for the modular exponentiation. The multiplier uses AOP (All One Polynomial) as an irreducible polynomial, which has the properties of all coefficients with '1 ' and has a more efficient hardware complexity compared to existing architectures.

  • PDF

Design and Implementation of High-speed Crypto Processor Using Pipeline Technique (Pipeline 기법을 이용한 고속 암호 프로세서의 설계 및 구현)

  • Park, Sang-Cho;Kim, Woo-Sung;Chang, Tae-Min;Kang, Min-Sup
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2006.10c
    • /
    • pp.626-628
    • /
    • 2006
  • 본 논문에서는 Pipeline 기법을 이용한 고속 암호 프로세서의 설계 및 구현에 관하여 기술한다. 암호화를 위한 알고리듬은 DES 와 SEED를 사용하고 인증을 위한 알고리듬은 HMAC-SHA-1을 이용한다. 제안된 암호 프로세서는 VHDL을 사용하여 구조적 모델링을 행하였으며, Xilinx사의 ISE 6.2i 툴을 이용하여 논리 합성을 수행하였다. 설계 검증을 위해 Modelsim을 이용하여 타이밍 시뮬레이션을 수행하여, 설계된 시스템이 정확히 동작함을 확인하였다.

  • PDF

Design of Crypto-Filesystem using Access Control Model (접근제어모델을 이용한 암호화파일시스템의 설계)

  • Lim, Jae-Deok;Un, Sung-Kyung;Kim, Jeong-Nyeo
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2001.10b
    • /
    • pp.835-838
    • /
    • 2001
  • 현재까지 시스템의 보안을 위한 방법으로 다양한 접근제어 모델과 파일을 암호화하는 방법들이 연구되어 왔다. 접근제어 모델는 데이터에 대한 불법적인 접근을 효율적으로 통제 할 수 있는 방법을 제공하지만, 슈퍼 유저 및 백업 관리자 등과 같이 특수한 권한을 가진 사용자에 대해서 그리고 백업 매체나 디스크 자체의 도난에 대해서 사용자 데이터의 보호가 불가능하였다. 반면, 데이터를 암호화하는 기법은 사용자 데이터를 보호할 수 있지만, 각 사용자 간의 데이터 공유 문제 및 데이터 암호화로 인해 발생하는 시스템의 과부하를 발생시킨다. 본 논문에서는 암호화 파일시스템에 접근제어 모듈을 적용시킴으로써 암호화 파일시스템의 구조를 간단히 하고, 사용자 간에 데이터를 공유할 수 있는 구조를 제안한다.

  • PDF

Probabilistic Attack on Server-Aided Secret Computation Protocol (SASC(Server-Aided Secret Computation) 프로토콜에 대한 확률적 공격)

  • 홍성민;진성기;윤현수
    • Proceedings of the Korea Institutes of Information Security and Cryptology Conference
    • /
    • 1998.12a
    • /
    • pp.317-328
    • /
    • 1998
  • Matsumoto, Kato, 그리고 Imai가 [1]에서 제안한 SASC(Server-Aided Secret Computation) 프로토콜은 스마트 카드와 같이 계산능력이 현저히 부족한 장치로 하여금 서버의 도움을 받아 효율적으로 서명생성을 할 수 있도록 하는 유용한 프로토콜이다. 그러나, 그 과정에서 유출되는 정보를 통해 스마트 카드의 비밀정보를 알아낼 수 있는 많은 공격방법들이 제안되었다. Crypto'95에서 Beguin과 Quisquater는 기존의 모든 공격방법들에 대해 안전하면서도 효율적으로 RSA 서명을 수행할 수 있는 SASC 프로토콜을 제안하였다. 본 논문에서는 Beguin과 Quisquater의 프로토콜을 공격할 수 있는 능동적 공격(active attack) 방법을 제안한다. 본 논문에서 제안하는 공격방법은 0

  • PDF

A Fast 64$\times$64-bit Multiplier for Crypto-Processor (암호 프로세서용 고속 64$\times$64 곱셈기)

  • 서정욱;이상흥
    • Proceedings of the Korea Institutes of Information Security and Cryptology Conference
    • /
    • 1998.12a
    • /
    • pp.471-481
    • /
    • 1998
  • 피승수를 승수로 곱하는 곱셈연산은 승수에 대한 많은 부분곱을 더하기 때문에 본질적으로 느린 연산이다. 특히, 큰 수를 사용하는 암호 프로세서에서는 매우 빠른 곱셈기가 요구된다. 현재까지 느린 연산의 개선책으로 radix 4, radix 8, 또는 radix 16의 변형 부스 알고리즘을 사용하여 부분곱의 수를 줄이려는 연구와 더불어 Wallace tree나 병렬 카운터를 사용하여 부분곱의 합을 빠르게 연산하는 방법이 연구되어 왔다. 본 논문에서는 암호 프로세서용 64$\times$64 비트 곱셈기를 구현하는데 있어서, 고속의 곱셈을 위하여 고속의 병렬 카운터를 제안하였으며, radix 4의 변형 부스 알고리즘을 이용하여 부분합을 만들고 부분합의 덧셈은 제안한 카운터를 사용하였다. 64$\times$64 비트 곱셈기를 구현함에 있어서 본 논문에서 제안된 카운터를 이용하는 것이 속도 면에서 Wallace scheme또는 Dadda scheme을 적용하여 구현하는 것 보다 31% 정도, Mehta의 카운터를 적용하여 구현하는 것 보다 21% 정도 개선되었다.

  • PDF

Design of inner Data Crypto-Block adapted Information Processing (정보처리에 적합한 내장형 데이터 암호블록 설계)

  • Song, Je-Ho;Bang, Jun-Ho;Kim, Tae-Hyung;Lee, Woo-Choun;Kim, Hwan-Yong
    • Proceedings of the KAIS Fall Conference
    • /
    • 2012.05b
    • /
    • pp.696-699
    • /
    • 2012
  • 본 논문에서는 기존 암호알고리즘과 호환성을 갖는 비밀키 암호알고리즘에 기반을 둔 새로운 데이터 암호알고리즘을 제안 하였다. 그러므로 정보처리에 적합한 새로운 내장형 암호 블록을 설계하고 검증하는데 Synopsys 툴로 설계하였고 40MHz의 시스템 속도환경에서 Altera MAX+PlusII 툴로 모의실험 및 검증한 결과 단일 라운드로 640Mbps의 데이터 처리율을 확인하였다. 따라서, 제안된 암호시스템에 적용할 경우 실시간 정보보안 및 정보처리에 적용할 수 있다고 사료된다.

  • PDF

VERIFICATION OF A PAILLIER BASED SHUFFLE USING REPRESENTATIONS OF THE SYMMETRIC GROUP

  • Cho, Soo-Jin;Hong, Man-Pyo
    • Bulletin of the Korean Mathematical Society
    • /
    • v.46 no.4
    • /
    • pp.771-787
    • /
    • 2009
  • We use an idea of linear representations of the symmetric group to reduce the number of communication rounds in the verification protocol, proposed in Crypto 2005 by Peng et al., of a shuffling. We assume Paillier encryption scheme with which we can apply some known zero-knowledge proofs following the same line of approaches of Peng et al. Incidence matrices of 1-subsets and 2-subsets of a finite set is intensively used for the implementation, and the idea of $\lambda$-designs is employed for the improvement of the computational complexity.

Design of Fast Elliptic Curve Crypto module for Mobile Hand Communication

  • Kim, Jung-Tae
    • Journal of information and communication convergence engineering
    • /
    • v.6 no.2
    • /
    • pp.177-181
    • /
    • 2008
  • The more improved the Internet and the information technology, the stronger cryptographic system is required which can satisfy the information security on the platform of personal hand-held devices or smart card system. This paper introduces a case study of designing an elliptic curve cryptographic processor of a high performance that can be suitably used in a wireless communicating device or in an embedded system. To design an efficient cryptographic system, we first analyzed the operation hierarchy of the elliptic curve cryptographic system and then implemented the system by adopting a serial cell multiplier and modified Euclid divider. Simulation result shows that the system was correctly designed and it can compute thousands of operations per a second. The operating frequency used in simulation is about 66MHz and gate counts are approximately 229,284.

Design of an ARIA Crypto-processor for the Ubiquitous Computing Enviroment (Ubiquitous Computing 환경에 적합한 ARIA 알고리즘 암호라 프로세서의 설계)

  • Roh, Kyung-Ho;Ko, Kwang-Chul
    • Proceedings of the KIEE Conference
    • /
    • 2005.07d
    • /
    • pp.3052-3054
    • /
    • 2005
  • Ubiquitous Computing 환경은 모든 사물과 공간이 지능화되어 사용자가 컴퓨터나 네트워크를 의식하지 않는 상태에서 장소에 구애받지 않고 자유롭게 네트워크에 접속할 수 있는 환경을 의미한다. 만일 이러한 환경 속에서 개인정보들이 노출되었을 경우는 법적, 사회적, 경제적으로 커다란 손실을 초래하게 된다. 이것을 방지하기 위해서는 안정성과 효율성이 높은 암호 알고리즘이 요구된다. 본 논문에서는 한국 표준으로 제정된 ISPN(Involutional SPN) 구조의 블록 암호화 ARIA 알고리즘을 사용하여 고속의 통신망과 Smart Card, PDA, 이동전화 및 다양한 기기 둥의 사용이 보편화될 Ubiquitous Computing 환경에 응용 가능한 ARIA 암호화 프로세서(이하 ARIA 프로세서)를 설계하였다.

  • PDF

Reflection Characteristics from Multiple Dielectric Slabs for PUF Modeling (PUF 모델링을 위한 다중 유전체 슬래브의 반사 특성)

  • Kim, Tae Yong;Lee, Hoon-Jae
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2015.05a
    • /
    • pp.477-479
    • /
    • 2015
  • PUF technology is to prevent a copy of information from digital device and it can be seen whether cloning through its difference for process of implementation corresponding to wire and gate delay, etc. In this paper, multiple dielectric slabs on digital device is investigated to implement physical crypto device based on coating PUF type and its reflection characteristics is analyzed.

  • PDF