• 융합신호처리학회논문지
• /
• 제6권1호
• /
• pp.39-44
• /
• 2005

스케줄링은 CDFG 내의 각 연산에 우선순위 관계를 유지하면서 연산이 수행될 제어스텝을 할당하는 과정으로 합성된 하드웨어의 성능에 직접적인 영향을 미치는 중요한 단계이다. 본 논문에서는 자원제한 스케줄링 알고리즘을 제안한다. 제안된 알고리즘은 주어진 그래프를 분석하여 연산유닛의 개수를 결정하고 이에 따라 각 연산을 제어스텝에 할당한다. 스케줄링 과정 중에 상대적으로 부족한 연산유닛과 여유 있는 연산유닛을 구별하여 연산유닛의 수를 조절한 후 반복적으로 성능개선을 시도하게 된다. 제안된 알고리즘의 성능을 평가하기 위하여 모의실험을 수행하였고 그 결과는 기존의 방법들에 비해 우수함을 알 수 있었다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.773-777
• /
• 2005

This article is about using information technology to apply with water loss inspection system in District Metering Area (DMA). Inspector can check Flow rate and Minimum Night Flow; NMF via Smart Phone or PDA include sending SMS Alert in case the Pressure, Flow rate and NMF is over the range of controlling. This will be used as equipment to implement water loss in international proactive and can keep on water loss reduction more efficiency. The system consists of Data Logger which collects data of Flow rate from DMA Master Meter. PC is Wap Server which dial via modem in order to get data through FTP Protocal that will convert text file to Microsoft Access Database. Wappage will use xhtml language to show database on Wapbrowser and can show the result on Smart Phone or PDA by graph and table for system analysis.

• 정보처리학회논문지D
• /
• 제13D권1호
• /
• pp.117-124
• /
• 2006

UML(Unified Modeling Language)은 객체지향 모델링을 위한 언어이다 UML에 포함되어 있는 AD(Activity Diagram; 활동 다이어그램)는 워크플로우 시스템의 모델링에 적합하지만 수행 과정의 평가가 수학적이지 못하므로 수행 과정을 직관적으로 파악해야 하는 단점이 있다. 그러나 EMFG(Extended Mark Flow Graph)는 이산적인 시스템의 모델링에 적합할 뿐 아니라 수행 과정을 수학적으로 평가할 수 있다. 따라서 본 연구에서는 EMFG를 사용하여 모델링된 AD의 수행 동작을 평가하려고 한다. 우선 AD를 EMFG로 변환하는 방법에 대하여 제안하고, 변환된 EMFG의 수행을 평가함으로써 모델링된 AD의 수행완료 가능성을 평가한다. 그리고 컴퓨터 시뮬레이션을 통하여 이를 입증한다. 제안한 알고리듬은 대규모 워크플로우 시스템을 모델링한 AD의 수행완료 가능성도 쉽게 평가할 수 있는 장점이 있다.

• 한국컴퓨터정보학회논문지
• /
• 제1권1호
• /
• pp.147-158
• /
• 1996

본 논문에서는 작업 스케쥴러를 가진 통합된 실 시간 동시성제어 수행 과정을 분석하여 특수화된 데이타 흐름 그래프에 기초로한 동시성 제어구조를 제안하였다. 자료들은 토큰들의 이산 흐름에서 한 노드로부터 다른 노드까지의 연결 호 상에 나타내었다. 또 한 E-R모델에서 알려진 네트워크는 데이타 흐름 그래프로 나타내는 고정적인 문제점을 질의어 토큰을 이용하여 그래프상에 나타내게 하였다 그리고 모든 동시성 제어 기법들은 서로 다른 성능을 비교하여 실험으로 측정하였고, DBFG 스케줄링은 분산 환경에서 2PL보다 뛰어난 성능을 갖는다는 것을 비교 분석하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제28권12호
• /
• pp.910-920
• /
• 2001

본 논문은 프로그램 슬라이스에서의 데이타 토큰들의 정보 흐름에 기초하여 프로그램에서의 정보 흐름을 모델링하기 SIF(Slice-based Information Flow Graph)를 개발하였다 다음으로, SIFG에서 의 정보 흐름의 복잡도 측정을 통해서 프로그램의 복잡도를 측정하기 위해 SCM(Slice based Complexity Measure)을 정의하였다. Zuse의 방법에 따라. 본 연구에서는 SIFC에서의 극소 수정(atomic modifica- tion을 통해 SCM이 순서척도가 됨을 보여주었고, 이항 연산 MBSEQ에 대해서 SCM이 가법성을 만족함을 보여주었고, 이항 연산 MBALP 에 대해서는 Zuse의 가법성을 만족하지 않지만 Weyuker의 9번째 공리를 만족함을 보여주었다. 또한 기존 척도들과의 비교를 통해서. SCM이 프로그램 내에서의 제어와 데이타 흐름뿐만 아니라 프로그램의 물리적 크기를 반영하는 측정이 이루어진다는 것을 보여주었다.

• 한국컴퓨터정보학회논문지
• /
• 제3권4호
• /
• pp.44-48
• /
• 1998

본 는문에서는 RT콤포넌트를 이용한 맵핑 방법으로 HDL로 기술된 연산자들을 RT콤포넌트에 맞도록 CDFG를 구성한 후 그래프를 최소화하고 cost와 bound를 계산하여 적합한 라이브러리를 선정하여 맵핑할 수 있는 콤포넌트 합성 알고리즘(Component Synthesis Algorithm)을 제안하였다.

• ETRI Journal
• /
• 제39권3호
• /
• pp.345-352
• /
• 2017

Traffic management is a highly beneficial mechanism for satisfying quality-of-service requirements and overcoming the resource scarcity problems in networks. This paper introduces an optimal connection admission control mechanism to decrease the packet loss ratio and end-to-end delay in cognitive radio sensor networks (CRSNs). This mechanism admits data flows based on the value of information sent by the sensor nodes, the network state, and the estimated required resources of the data flows. The number of required channels of each data flow is estimated using a proposed formula that is inspired by a graph coloring approach. The proposed admission control mechanism is formulated as a semi-Markov decision process and a linear programming problem is derived to obtain the optimal admission control policy for obtaining the maximum reward. Simulation results demonstrate that the proposed mechanism outperforms a recently proposed admission control mechanism in CRSNs.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.410-413
• /
• 2000

This paper suggests a methodology in which control signals for high-level synthesis are generated from SDL specification. SDL is based on EFSM(Extended Finite State Machine) model. Data path and control part are partitioned into representing data operations in the from of scheduled data flow graph and process behavior of an SDL code in forms of an abstract FSM. Resource allocation is performed based on the suggested architecture model and local control signals to drive allocated functional blocks are incorporated into an abstract FSM extracted from an SDL process specification. Data path and global controller acquired through suggested methodology are combined into structural VHDL representation and correctness of behavior for final circuit is verified through waveform simulation.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.212-215
• /
• 2002

In this paper, we present an intermediate representation CDFG(Control Data Flow Graph) and an efficient scheduling technique for low power circuit design. The proposed CDFG represents control flow, data dependency and such constraints as resource constraints and timing constraints. In the scheduling technique, the constraints are substituted by subgraphs, and then the number of subgraphs is minimized by using the inclusion and overlap relation efficiently. Also, iterative rescheduling process are performed in a minimum bound estimation, starting with the as soon as possible as scheduling result, so as to reduce the power consumption in low power design. The effectiveness of the proposed algorithm has been proven by the experiment with the benchmark examples.

• 전자공학회논문지A
• /
• 제32A권7호
• /
• pp.104-114
• /
• 1995

In this paper, an intermediate representation HSFG(Hanyang Sequential Flow GRaph) and a new scheduling algorithm for the control-dominated ASIC design is presented. The HSFG represents control flow, data dependency and such constraints as resource constraints and timing constraints. The scheduling algorithm minimizes the total operating time by reducing the number of the constraints as maximal as possible, searching a few paths among all the paths produced by conditional branches. The constraints are substitute by subgraphs, and then the number of subgraphs (that is the number kof the constraints) is minimized by using the inclusion and overlap relation among subgraphs. The proposed algorithm has achieved the better results than the previous ones on the benchmark data.