• 제목/요약/키워드: Computer operation

검색결과 4,101건 처리시간 0.029초

확률적 시뮬레이션 기반 AGV 배차 (AGV Dispatching with Stochastic Simulation)

  • 최이;박태진;류광렬
    • 한국항해항만학회지
    • /
    • 제32권10호
    • /
    • pp.837-844
    • /
    • 2008
  • 자동화 컨테이너 터미널에서 안벽크레인, AGV (Automated Guided Vehicle)와 같은 하역장비의 작업은 수많은 요인에 영향을 받으며, 이로 인해 각 장비의 작업시간 예측에 있어 불확실성이 존재한다 이러한 불확실성은 AGV 배차를 어렵게 만들고 작업효율을 떨어뜨리는 주요 원인 중 하나이다. 본 논문에서는 이러한 불확실성에 대처하기 위하여 확률적 시뮬레이션 기반 AGV 배차 알고리즘을 제안한다. 제안 방안은 AGV에 작업을 할당할 때, 할당된 작업의 수행 및 이후 일정 기간 동안의 AGV의 작업에 대해 확률적 시뮬레이션을 여러 번 반복 수행하여 작업할당에 대한 평가치의 확률적 표본을 수집한다. 수집한 표본으로부터 평가의 기대치를 추정하고 이를 이용하여 대안을 평가함으로써 불확실성의 영향을 줄인다. 평가의 신뢰도를 높이기 위해서는 많은 수의 표본을 수집해야 하므로 실시간 제약 하에서 수집 가능한 확률적 표본의 수를 늘리기 위해 이벤트 기반의 고속 시뮬레이션을 디자인하였다. 시뮬레이션 실험을 통해 검증한 결과 불확실성이 있는 환경에서 제안방안의 성능이 정적인 환경을 가정하는 방안보다 뛰어남을 확인하였다.

An Efficiency Analysis on Mutation Operation with TSP solved in Genetic Algorithm

  • Yoon, Hoijin
    • 한국컴퓨터정보학회논문지
    • /
    • 제25권12호
    • /
    • pp.55-61
    • /
    • 2020
  • 유전자 알고리즘은 명료한 방식으로 답을 찾기 어려운 문제, 즉 NP 문제의 경우 효과적인 솔루션을 찾을 수 있다. 단 유전자 알고리즘의 실행 비용은 기존 프로그래밍 방식에 비하여 높은 비용을 요구하게 되므로, 높은 성능의 실행환경을 전제로 한다. 이러한 문제를 조금이나마 줄여보기 위하여 본 연구는 유전자 알고리즘의 돌연변이 연산자를 초점을 맞추고, 돌연변이 연산의 복잡한 실행을 위한 비용을 고려하여, 과연 해당 연산자가 모든 문제 영역에서 반드시 요구될까를 분석하기 위한 실험을 진행한다. 우리 실험 주체는 유전자 알고리즘을 적용하는 대표적인 문제 중의 하나인 TSP(Travelling Salesman Problem)으로 하였다. 돌연변이 연산을 적용하는 경우와 적용하지 않는 경우에 대한 결과값들을 세대수와 적합도 값을 수집하여 분석한다. 그 결과 돌연변이 연산자를 적용하는 경우가 세대수 감소와 적합도 향상의 효과적인 결과를 반드시 보이지는 않았다.

무인기를 위한 이중화 비행제어컴퓨터의 동기화 설계 (Synchronization Method Design of Redundant Flight Control Computer for UAV)

  • 이영서;강신우;이희곤;안태식
    • 한국항행학회논문지
    • /
    • 제25권4호
    • /
    • pp.273-279
    • /
    • 2021
  • 무인항공기에 적용되는 비행제어컴퓨터는 safety-critical 구성품으로, 내결함성을 확보함으로써 운용의 신뢰성을 높이기 위해 다중화 구조로 설계되고 있다. 이러한 다중화 구조가 적용된 비행제어컴퓨터는 각각의 독립적인 연산/제어 장치가 동일한 시점에 동일한 작업을 수행할 수 있도록 설계되어야 하며, 이를 위해 각 연산/제어 장치 간의 작업 동기화를 위한 동기화 알고리즘이 포함되어야 한다. 본 논문에서는 무인기에 적용되는 이중화 비행제어컴퓨터간의 동기화를 위한 소프트웨어 설계 방법을 제안한다. 제안하는 동기화 방법은 고장률 감소를 위해 최소의 하드웨어 리소스만을 사용하여 동기화할 수 있도록 설계하였고, 동기화에 사용되는 하드웨어 타이머의 동작 방식을 고려하여 설계함으로써 타이머 동작에 따른 동기화 오차를 최소화 할 수 있도록 설계하였다.

행렬 벡터 연사용 1-차원 시스톨릭 어레이 프로세서를 이용한 그래픽 가속기의 설계 (Design of a Graphic Accelerator uisng 1-Dimensional Systolic Array Processor for Matrix.Vector Opertion)

  • 김용성;조원경
    • 전자공학회논문지B
    • /
    • 제30B권1호
    • /
    • pp.1-9
    • /
    • 1993
  • In recent days high perfermance graphic operation is needed, since computer graphics is widely used for computer-aided design and simulator using high resolution graphic card. In this paper a graphic accelerator is designd with the functions of graphic primitives generation and geometrical transformations. 1-D Systolic Array Processor for Matris Vector operation is designed and used in main ALU of a graphic accelerator, since these graphic algorithms have comonon operation of Matris Vector. Conclusively, in case that the resolution of graphic domain is 800$\times$600, and 33.3nsec operator is used in a graphic accelerator, 29732 lines per second and approximately 6244 circles per second is generated.

  • PDF

Traffic flow measurement system using image processing

  • Hara, Takaaki;Akizuki, Kageo;Kawamura, Mamoru
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 1996년도 Proceedings of the Korea Automatic Control Conference, 11th (KACC); Pohang, Korea; 24-26 Oct. 1996
    • /
    • pp.426-439
    • /
    • 1996
  • In this paper, we propose a simple algorithm to calculate the numbers of the passing cars by using an image processing sensor for the digital black and white images with 256 tone level. Shadow is one of the most troublesome factor in image processing. By differencing the tone level, we cannot discriminate between the body of the car and its shadow. In our proposed algorithm, the area of the shadow is excluded by recognizing the position of each traffic lane. For real-time operation and simple calculation, two lines of the tone level are extracted and the existences of cars are recognized. In the experimental application on a high-way, the recognition rate of the real-time operation is more than 94%.

  • PDF

소형 가스엔진 열병합발전의 운전거동 예측을 위한 컴퓨터 시뮬레이션 (Computer Simulation to Predict Operating Behavior of a Gas Engine Driven Micro Combined Heat and Power System)

  • 조우진;이관수;김인규
    • 설비공학논문집
    • /
    • 제22권12호
    • /
    • pp.873-880
    • /
    • 2010
  • The present study developed a computer simulation program to determine the optimum strategy and capacity of a micro combined heat and power(CHP) system. This simulation program considered a part-load electrical/thermal efficiency and transient response characteristics of CHP unit. The result obtained from the simulation was compared with the actual operation of 30 kW gas engine driven micro CHP system. It was found that the simulation could reproduce the daily operation behavior, such as operating hours and mean load factor, closely to the actual behavior of the system and could predict the amount of electrical/thermal output and fuel consumption with the error of less than 12%.

Fast ROI Detection for Speed up in a CNN based Object Detection

  • Kim, Jin-Sung;Lee, Youhak;Lee, Kyujoong;Lee, Hyuk-Jae
    • Journal of Multimedia Information System
    • /
    • 제6권4호
    • /
    • pp.203-208
    • /
    • 2019
  • Fast operation of a CNN based object detection is important in many application areas. It is an efficient approach to reduce the size of an input image. However, it is difficult to find an area that includes a target object with minimal computation. This paper proposes a ROI detection method that is fast and robust to noise. The proposed method is not affected by a flicker line noise that is a kind of aliasing between camera and LED light. Fast operation is achieved by using down-sampling efficiently. The accuracy of the proposed ROI detection method is 92.5% and the operation time for a frame with a resolution of 640 × 360 is 0.388msec.

전기고장접수 처리 자동화장치 개발운용 (COMPUTERIZED CALL RESPONSE SYSTEM DEVELOPMENT AND OPERATION FOR DISTRIBUTION SERVICES)

  • 이용해
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1989년도 하계종합학술대회 논문집
    • /
    • pp.265-269
    • /
    • 1989
  • Computerized to techniques have been applied to outage call processing system for rapid restoration of power to customers. This paper presents computer aided outage call processing system called '123' system, which has been in operation since 1987. And, also describes its origins, design conception to be considered and its operation effects. From a positive point of view, it shows the functions needs to be added and some problems to be improved. Additionally, it describes the integrated system which has functions of detecting distribution failure, locating failure position by logical computer processing, and although ADS (Automatic Distribution System) has yet to be built up, the primary purpose of the system is to improve service to the customer by means of rapid restoration of electricity outage.

  • PDF

군작전 효율화를 위한 셀룰라망 연동구조 설계 (An Architecture Design of Military Operation System Utilizing Cellular Networks)

  • 김재철;김인택
    • 안보군사학연구
    • /
    • 통권9호
    • /
    • pp.257-282
    • /
    • 2011
  • In this paper, we propose an architecture design of military operation system utilizing cellular networks. The main contribution of this paper is to provide a cost-effective military operation solution for ground forces, which is based on IT(information technology). By employing the cellular phones of officers' and non-commissioned officers' as the tools of operational communication, the proposed system can be constructed in the minimum duration and be built on the four components: command and control system, gateway, security system, and terminal(cell phone). This system is most effective for the warfare of limited area, but the effectiveness does not decrease under the total war covering the whole land of Korea. For the environmental change of near future, expanded architecture is also provided to utilize the functionalities of smart phones.

  • PDF

Dual Edge-Triggered NAND-Keeper Flip-Flop for High-Performance VLSI

  • Kim, Jae-Il;Kong, Bai-Sun
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제3권2호
    • /
    • pp.102-106
    • /
    • 2003
  • This paper describes novel low-power high-speed flip-flop called dual edge-triggered NAND keeper flip-flop (DETNKFF). The flip-flop achieves substantial power reduction by incorporating dual edge-triggered operation and by eliminating redundant transitions. It also minimizes the data-to-output latency by reducing the height of transistor stack on the critical path. Moreover, DETNKFF allows negative setup time to provide useful attribute of soft clock edge by incorporating the pulse-triggered operation. The proposed flip-flop was designed using a $0.35{\;}\mutextrm{m}$ CMOS technology. The simulation results indicate that, for the typical input switching activity of 0.3, DETNKFF reduces power consumption by as much as 21 %. Latency is also improved by about 6 % as compared to the conventional flip-flop. The improvement of power-delay product is also as much as 25 %.