• Journal of Power Electronics
• /
• 제7권3호
• /
• pp.238-245
• /
• 2007

This paper considers the problem of regulating the output voltage of a current doubler rectified asymmetric half-bridge (CDRAHB) DC/DC converter via fuzzy integral control. First, we model the dynamic characteristics of the CDRAHB converter with the state-space averaging method, and after introducing an additional integral state of the output regulation error, we obtain the Takagi-Sugeno (TS) fuzzy model for the augmented system. Second, the concept of parallel distributed compensation is applied to the design of the TS fuzzy integral controller, in which the state feedback gains are obtained by solving the linear matrix inequalities (LMIs). Finally, numerical simulations of the considered design method are compared to those of the conventional method, in which a compensated error amplifier is designed for the stability of the feedback control loop.

• 전자공학회논문지D
• /
• 제34D권11호
• /
• pp.1-8
• /
• 1997

In this paper, we propose a new method for the improvement of linearizing and adaptive convergence charateristics of the feedforward linear power amplifier. In this circuit, errors at the signal cancellation stage can be compensated at the error cancellation stage and the overall linearizaton and adaptation characteristics of the linear amplifier are improved. The broadband characteristics and linearizing capability are improved without increasing the complexity of circuits and the signal processing structure.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권3호
• /
• pp.334-341
• /
• 2015

This research outlines the design of a HR-TDC (High Resolution Time-to-Digital Converter) for high data rate communication systems using a $0.18{\mu}m$ CMOS process. The coarse-fine architecture has been adopted to improve the resolution of the TDC. A two-stage vernier time amplifier (2S-VTA) was used to amplify the time residue, and the gain of the 2S-VTA was larger than 64. The error during time amplification was compensated using two FTDCs (Fine-TDC) with their outputs. The resolution of the HR-TDC was 0.15 ps with a 12-bit output and the power consumption was 4.32 mW with a 1.8-V supply voltage.

• 한국전자파학회논문지
• /
• 제28권12호
• /
• pp.948-953
• /
• 2017

초고속 통신을 위해 HPA(High Power Amplifier)를 사용할 때, HPA의 비선형 특성은 전력 효율 및 BER(Bit Error Rate) 성능 및 스펙트럼 효율 등을 열화시키는 원인이 된다. 초고속 통신을 위한 충분한 송신 전력을 얻기 위해서는 HPA의 사용이 불가피하므로 사전왜곡기를 사용하여 HPA의 비선형성을 보상시켜줄 필요가 있다. 본 논문에서는 HPA의 비선형성을 보상해주기 위한 용도의 사전왜곡기를 HPA의 앞단에 사용하여 비선형 왜곡을 보상하여, 이를 성좌도, 스펙트럼, BER 성능 등으로 비교하여 분석하였다. 시뮬레이션 결과, 사전왜곡기를 사용하여 HPA의 비선형성을 보상해줌으로써 이상적인 선형 증폭기와 비슷한 수준의 BER 성능을 얻을 수 있었으며 스펙트럼 마스크도 충족하는 것을 확인할 수 있었다.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제51권10호
• /
• pp.595-600
• /
• 2002

This paper presents the analyzed results of dynamic characteristics including steady state characteristics of the boost input type ZVS converter using the active clamp circuit by the state space averaging method. From the results, it can be seen that the converter has the 5th order transfer functions and the stable closed loop characteristic is obtained by using the compensated error amplifier with 2-pole and 1-zero. The validity of all analyzed results are verified by measurement.

• 전자공학회논문지SC
• /
• 제43권5호
• /
• pp.28-35
• /
• 2006

본 논문은 회로 구성 블록으로 CMOS 연산 트랜스컨덕턴스 증폭기(OTA)를 사용한 새로운 3.3-1 V 동기식 buck DC/DC 컨버터를 제안한다. PWM 회로의 오차 증폭기 OTA는 온도 안정성 향상을 위해 보상되었다. 보상된 OTA 트랜스컨덕턴스 이득의 온도 계수는 $0-100^{\circ}C$ 범위에서 $150\;ppm/^{\circ}C$ 이하이다. $0.35{\mu}m$ 표준 CMOS 공정으로 HSPICE 시뮬레이션을 수행한 결과는 40-125 mA의 부하 전류 범위에서 제안된 컨버터의 효율이 80% 이상임을 보여준다. 이러한 결과는 제안된 컨버터가 전지로 동작되는 시스템에 이용하기에 적당함을 보여준다.