• 전력전자학회논문지
• /
• 제23권2호
• /
• pp.129-138
• /
• 2018

Previous single-phase transformerless inverters used active bypass switching circuits that need auxiliary power switches to minimize ground leakage current. However, switching and gate driving losses are increased due to the use of additional power switches. To cope with this drawback, this work proposes a transformerless inverter using a passive bypass filter without any auxiliary power switch. The operation and control of the proposed inverter are described. The ground leakage current characteristics are analyzed for the proposed inverter with the passive bypass filter. The experimental results of the proposed inverter for a 1.0kW prototype system are presented.

• ETRI Journal
• /
• 제42권5호
• /
• pp.773-780
• /
• 2020

A 40 nm complementary metal oxide semiconductor carrier-aggregated drive amplifier with high linearity is presented for sub-GHz Internet of Things applications. The proposed drive amplifier consists of two high linear amplifiers, which are composed of five differential cascode cells. Carrier aggregation can be achieved by switching on both the driver amplifiers simultaneously and combining the two independent signals in the current mode. The common gate bias of the cascode cells is selected to maximize the output 1 dB compression point (P1dB) to support high-linear wideband applications, and is used for the local supply voltage of digital circuitry for gain control. The proposed circuit achieved an output P1dB of 10.7 dBm with over 22.8 dBm of output 3rd-order intercept point up to 0.9 GHz and demonstrated a 55 dBc adjacent channel leakage ratio (ACLR) for the 802.11af with -5 dBm channel power. To the best of our knowledge, this is the first demonstration of the wideband carrier-aggregated drive amplifier that achieves the highest ACLR performance.

• 전기전자학회논문지
• /
• 제17권2호
• /
• pp.119-128
• /
• 2013

본 논문에서는 차세대 동영상 압축 표준인 HEVC의 핵심 프로세스 중 하나인 코어 변환기를 설계하고 이를 합성한 후 검증하였다. 제안하는 코어 변환기는 면적을 많이 차지하는 곱셈기 대신에 덧셈기와 쉬프터만을 사용하였으며, 쉬프터도 실제로는 와이어 연결과 멀티플렉서만을 사용하여 면적을 크게 줄였다. 또한 하나의 하드웨어로 $4{\times}4$에서 $16{\times}16$ 블록까지 모두 처리할 수 있도록 설계하였으며, 이를 위해서 연산처리기를 재사용하는 아키텍쳐를 제안하였다. 0.13um 공정으로 설계된 코어 변환기는 $16{\times}16$ 블록을 2-D 변환 처리하는데 160 사이클이 소요되며 게이트 수는 101,015 게이트이다.

• 사상체질의학회지
• /
• 제16권2호
• /
• pp.114-121
• /
• 2004

1. Objectives Hyperemesis Gravidarum is one of common symptoms clinically and caused by pregnancy. This is defined as vomiting sufficiently pernicious to produce weight loss, dehydration, acid-base imbalance. In severe case, it also leads to neurologic abnormality including confusion, gate disturbance, nystagmus. We have tried researching effect of herbal medicines, Soyangin Hyungbangsabaek-san. 2. Methods To heal the Hyperemesis Gravidarum, we used Soyangin Hyungbangsabaek-san. 3. Results Hyperemesis Gravidarum of a Soyangin patient was treated with a herb-medicine, and change of her subjective symptom & general condition was managed. 4. Conclusions The constitutional treatment with herb-medicine (Soyangin Hyungbangsabaek-san) was efficacious against Hyperemesis Gravidarum. Further study on management of this disease is needed.

• 한국정보통신학회논문지
• /
• 제7권7호
• /
• pp.1369-1373
• /
• 2003

전력증폭기의 비선형성에 의해 채널간의 상호 변조 왜곡성분이 주로 발생하는 CDMA 시스템에서는 선형 전력증폭기가 요구된다. 본 논문에서는 평형 MESFET 전치왜곡 선형화기가 추가된 형태의 선형 전력증폭기를 통한 선형화 방법을 제안하였다. 제안된 선형화기는 한국 PCS주파수 대역에서 G1㏈가 12.1㏈이고 P1㏈가 30㏈m인 A급 전력증폭기에 연결하여 시뮬레이션 하였다. 종단전력증폭기에 1850MHz와 1851.23MHz의 2-tone 신호를 인가한 결과 3차 혼변조가 약 22㏈ 개선되었다.

• 한국항공운항학회지
• /
• 제6권1호
• /
• pp.147-163
• /
• 1998

The purpose of this research is to look for the best description of calculating the reasonable Landing Fee. Landing Fee is consisted one of major revenues for maintaining an airport. Traditional Landing Fee Rate has been charged based on the weight factor; Maximum take-off weight, Maximum landing weight, or Maximum authorized weight. To achieve a better reliable value of Landing Fee Rate, The elements of Noise and Peak-Time have to be considered as well as the aircraft weight. This research designs the algorithms for calculating Landing Fee Rate and also Landing Fee, based on the aircraft weight. The Network is also applied to above. That is, CGI(Common Gate Interface) is constructed to interface the terminal of calculating Landing Fee Rate, and the terminal of collecting and transmitting the data such as the Weight. The computer language on the CGI was made by C++ and PERL. The main point of this research is to integrate the airport and Information System and to construct the database which is based on the different perspective of calculating Landing Fee Rate. However, the result of the most efficient and reliable will be computed based on above. This research will broaden the range of application up to the each case of airports.

• 한국정보처리학회논문지
• /
• 제4권11호
• /
• pp.2923-2930
• /
• 1997

본 논문에서는 최근에 관심을 모으고 있는Table Look- Up형의 FPGA를 위한 다출력 함수로직 합성 알고리즘에 대해 기술한다. 본 고에서 제안하는 TLU형 FPGA를 위한 다출력 함수 로직 합성 방법은 기능적 분해 방법을 사용하였으며, 이 방법을 이용한 2가지의 새로운 알고리즘을 설명한다. 첫번째는 한 출력에 적용한 Rofh-Karp 알고리즘을 다출력에 웅용할 수 있도록 확장하였으며, 두 번째는 분해과정에서 공통 분해 함수를 찾는 효과적 인 알고리즘을 제안한다. 기술 매핑의 최적화 대상은 CLB 개수를 고려했으며, 벤치마크 테스트를 통한 일반적인 회로에 적용성 검증, 기존 알고리즘과의 성능 비교 및 개선에 대해 연구하였다. 논리 설계 합성기 구성 과정에서 새로운 알고리즘을 구현하여 실험한 결과를 기존의 다출력 함수 분해 방법과 비교하면 CLB 의 개수, 네트 수 등 성능과 수행 시간에서 매우 만족할 만한 결과를 얻었다．

• Journal of Semiconductor Engineering
• /
• 제2권3호
• /
• pp.136-141
• /
• 2021

This paper analyzes the tree expansion for multiple-input multiple-output (MIMO) detection in the viewpoint of hardware implementation. The tree expansion is to calculate path metrics of child nodes performed in every visit to a node while traversing the detection tree. Accordingly, the tree-expansion unit (TEU), which is responsible for such a task, has been an essential component in a MIMO detector. Despite the paramount importance, the analyses on the TEUs in the literature are not thorough enough. Accordingly, we further investigate the hardware complexity of the TEUs to suggest a guideline for selection. In this paper, we focus on a pair of major ways to implement the TEU: 1) a full parallel realization; 2) a transformation of the formulae followed by common subexpression elimination (CSE). For a logical comparison, the numbers of multipliers and adders are first enumerated. To evaluate them in a more practical manner, the TEUs are implemented in a 65-nm CMOS process, and their propagation delays, gate counts, and power consumptions were measured explicitly. Considering the target specification of a MIMO system and the implementation results comprehensively, one can choose which architecture to adopt in realizing a detector.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.92-94
• /
• 2019

양방향 스위치를 가지는 Bridgeless PFC 컨버터(BBPFC)는 구조상 복잡한 플로팅 게이트 드라이버를 활용함에도 불구하고 좋은 공통모드 잡음 즉, Common-Mode (CM) 노이즈 특성과 간단한 제어 방법으로 인해 많은 브리지리스 PFC 컨버터 중에서도 고전력 응용분야에서 매우 매력적인 토폴로지이다. 이러한 BBPFC는 도통 경로 상에 위치한 정류 다이오드의 역회복 특성의 상대적인 편차를 활용하여 전력 밀도를 감소시키지 않고도 좋은 공통모드 (CM) 노이즈 특성의 확보가 가능하다. 하지만 이러한 장점을 가지는 BBPFC 구조를 고전력 서버용 전원장치분야에서 활용할 경우, 이미 등록된 특허로 인해 매우 높은 개런티를 지불해야 하므로 그 활용이 매우 제한적이다. 따라서, 본 논문에서는 이미 등록된 특허를 회피하고, 동시에 기존 BBPFC 회로가 가지는 단점인 플로팅 게이트 드라이버를 활용하는 단점을 개선하는 새로운 형태의 브리지리스 PFC 컨버터를 제안한다. 제안된 컨버터는 기존 BBPFC가 가지는 장점인 좋은 (CM) 노이즈 특성을 가지며, 동시에 높은 효율을 달성 할 수 있다. 또한 제안된 컨버터의 경우, 복잡한 플로팅 형태의 게이트 드라이버 회로가 아닌 간단한 부트스트랩 회로를 활용하여 회로를 운용할 수 있다. 더불어 제안된 컨버터는 입력의 양과 음의 주기에서 단 하나의 스위치를 사용하여 회로를 구동할 수 있기 때문에 기존회로 대비 적은 손실을 가져 높은 효율의 획득이 가능하다. 본 논문에서는 제안된 구조에 대해 하이라인 $230V_{RMS}$ 입력과 800W / 400V 출력의 조건을 적용하여 제안하는 구조의 효용성을 검증하고자 한다.

• 시스템엔지니어링학술지
• /
• 제17권2호
• /
• pp.49-60
• /
• 2021

The Core Protection Calculator System (CPCS) is vital for plant safety as it ensures the required Specified Acceptance Fuel Design Limit (SAFDL) are not exceeded. The CPCS generates trip signals when Departure from Nucleate Boiling Ratio (DNBR) and Local Power Density (LPD) exceeds their predetermined setpoints. These setpoints are established based on the operating margin from the analysis that produces the SAFDL values. The goal of this research is to create a simplified CPCS that optimizes operating margin for I-SMRs. Because the I-SMR is compact in design, instrumentation placement is a challenge, as it is with Ex-core detectors and RCP instrumentation. The proposed CPCS addresses the issue of power flux measurement with In-Core Instrumentation (ICI), while flow measurement is handled with differential pressure transmitters between Steam Generators (SG). Simplification of CPCS is based on a Look-Up-Table (LUT) for determining the CEA groups' position. However, simplification brings approximations that result in a loss of operational margin, which necessitates compensation. Appropriate compensation is performed based on the result of analysis. FPGAs (Field Programmable Gate Arrays) are presented as a way to compensate for the inadequacies of current systems by providing faster execution speeds and a lower Common Cause Failure rate (CCF).