• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 Techno-Fair 및 추계학술대회 논문집 전기물성,응용부문
• /
• pp.173-174
• /
• 2007

본 논문에서는 scan 전극과 common 전극 사이에 보조 전극을 가진 PDP에서 asymmetry, long gap mode 와 같은 새로운 구동방법을 제안한다. asymmetry mode에서 주전극의 가운데 부분에 위치한 보조전극은 리셋, 어드레스, 서스테인의 모든 구간동안 scan 또는 common 전극에 연결되어 있다. long gap mode에서는 전기적으로 끊어져있거나 초기 몇 개의 서스테인 펄스를 제외하고 서스테인 구간동안 Vs/2의 전압으로 유지된다. 제안된 조와 구동 방법에서 전력에너지소비를 최소화함으로써 더 높은 발광효율을 얻을 수 있다. 새로운 구동방법의 효용은 다양한 Xe분압상태에서도 연구되었다.

• 한국통신학회논문지
• /
• 제17권1호
• /
• pp.68-79
• /
• 1992

고속 아날로그 시스템,위성통신시스템, video signal processing 및 processing 및 optical fiber interface 회로등에서 높은 전자이동도로 인하여 고주파 툭성이 우수한 GaAs 연산 증폭기는 필수적인 구성 요소이다. 하지만, 낮은 전달컨덕턱스 및 low frequency dispersion등의 현상 때문에 높은 전압이득을 얻을 수 없다는 단점을 가지고 있다. 따라서 본 논문에서는 GaAs MESFETfmf 이용한 증폭기의 이득을 증가시키기 위한 기법을 비교분석하고 기존의 전류미러와 새로운 구성의 전류 미러를 설계하여 회로의 안정화를 꾀하였다. 높은 차동전압이득을 얻기 위하여 단일 증폭기의 bootstrap 이득증가기법을 이용하여 차종입력 회로를 구성하였으며, 회로의 안정도 및 우수한 주파수 특성을 얻기 위하여 common mode feedback을 사용하였다. Pspice를 통한 시뮬레이션 결과 설계된 회로의 이득이 18.6dB 향상되었고 안정도 및 주파수 특성면에서 우수함을 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.111-117
• /
• 2006

다중모드/다중대역 무선 통신 수신기에 사용할 수 있는 재구성 가능한 CMOS 저잡음 증폭기를 개발하였다. 입력단에 common-gate 트랜지스터 회로를 사용함으로써 출력단의 impedance 만을 조절하면 여러 주파수 대역에서 최적의 특성을 갖도록 하였다 통상적인 common-gate 형태의 저잡음 증폭기는 3dB 이상의 높은 잡음 지수를 갖는데, 부귀환 회로를 사용하여 2dB 이하의 잡음 지수를 갖도록 하였다. 무선 수신기의 선형성 특성을 최적화할 수 있도록 저잡음 증폭기의 전압 이득을 조절 할 수 있도록 하였다. 0.13mm CMOS 공정을 이용하여 개발하였으며 $1.8{\sim}2.5GHz$ 대역에서 전압 이득은 $19{\sim}20dB$, 잡음 지수는 $1.7{\sim}2.0dB$, third-order input intercept point (IIP3)는 -2dBm이다. 1.2V의 공급 전압에서 7mW의 전력을 소모한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 추계학술대회
• /
• pp.9-10
• /
• 2017

본 논문은 MMC 토플로지에서 EMI 노이즈와 누설 전류를 발생시키는 커먼모드 전압(Commom Mode Voltage, CMV)을 스위칭 스테이트 해석을 통해 일반화 하고 이를 저감할 수 있는 기법을 제안한다. 이러한 CMV에 관한 해석과 저감 기법은 시뮬레이션으로 타당성을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2005년도 전력전자학술대회 논문집
• /
• pp.638-642
• /
• 2005

This paper proposes a modified space-vector pulse width modulation (PWM) strategy which can restrict the common-mode voltage for three-phase to three-phase matrix converter and still keep sinusoidal input and output waveforms and unity power factor at the input side. The proposed control method has been developed based on contributing the appropriate space vectors instead of using zero space vectors. The advantages of this proposed method is to reduce the peak value of common-mode voltage to 42% beside the lower high harmonic components as compared to the conventional SVM method. Hence, the new table is also presented with the new space vector rearrangement. Furthermore, the voltage transfer ratio is unaffected by the proposed method. A simulation of the overall system has been carried out to validate the advantages of the proposed method.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 전력전자학술대회
• /
• pp.390-391
• /
• 2018

본 논문은 직류단 전원을 공유하는 복수의 인버터로 구성된 시스템에서 EMI 저감을 위한 연동제어 PWM 생성 기법을 제안한다. PWM 제어에 의한 스위칭시 전력단 중성점에서 커먼모드 전압이 생성되고, 기생 캐패시터를 통해 전원라인으로 유입되어 EMI 노이즈가 발생된다. 복수의 인버터 시스템에서도 동일한 현상이 나타나고, 이로인한 불특정한 커먼모드 전류가 발생한다. 본 논문에서는 2개의 인버터를 PWM 시점의 동기제어를 통해 커먼모드 노이즈를 상쇄하고자한다. 제안한 제어 기법을 검증하기 위하여 시뮬레이션으로 분석하며, 간이 실험 통해 검증한다.

• 전력전자학회논문지
• /
• 제28권1호
• /
• pp.1-7
• /
• 2023

A grid-connected 3-level NPC inverter is a power conversion device that connects renewable energy generators, such as photovoltaic or wind turbines to the grid. Although many studies have focused on this inverter, commercializing it requires strictly satisfying various safety and power quality-related standards. Among many standards, leakage current and grid current total harmonic distortion(THD) can be affected by external factors such as installation environment, aging, and grid conditions. Hence, inverter operations that can satisfy these standards need to be explored. In this study a 3-level NPC inverter operation algorithm using the Phase Opposition Disposition-PWM method that can effectively reduce leakage current and switching frequency adjustment to reduce THD effectively has been proposed.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1006-1011
• /
• 2018

본 논문은 멀티비트 플라잉 커패시터의 전압제어를 이용한 3-레벨 벅 변환기를 제안한다. 기존의 3-레벨 벅 변환기는 플라잉 커패시터 전압을 제어하지 못하여 동작이 불안정하거나 플라잉 커패시터 전압을 제어하는 회로가 PWM방식에 적용되지 못하는 문제가 있었다. 또한 부하전류에 증가할 때 인덕터 전압에 오차가 발생하였다. 본 논문에서 제안하는 구조는 입력이 4개인 차동증폭기와 공통모드 피드백 회로를 이용하여 PWM모드에서 플라잉 커패시터 전압을 제어할 수 있다. 또한 3비트 플라잉 커패시터 전압 제어회로를 제안하여 부하전류에 따른 3-레벨 벅 변환기의 동작을 최적화할 수 있으며 슈미트 트리거 회로를 이용한 삼각파 생성 회로를 제안하였다. 제안하는 3-레벨 벅 변환기는 $0.18{\mu}m$ CMOS 공정으로 설계되었으며 2.7~3.6V의 공급 전압 범위와 0.7V~2.4V의 출력 전압 범위를 갖는다. 동작 주파수는 2MHz, 부하전류 범위는 30mA~500mA이며 출력 전압 리플은 최대 32.5mV로 측정되었다. 측정 결과 130mA의 부하전류에서 약 85%의 최대 전력변환 효율을 보인다.

• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.60-68
• /
• 2007

발진기를 구성하는 교차결합된 P형 및 N형 트랜지스터의 공통 소스 단자로부터 기본 발진주파수의 이차 고조파 신호를 차동으로 출력하는 전압조정발진기를 제안하였다. 공통소스단자의 임피던스를 최적화하고 발진기를 전압제한영역에서 동작시키면 차동 이차 고조파 신호가 모든 공정/온도/공급전압의 코너에서 진폭차와 위상차가 $0{\sim}1.6dB$ 이고 $+2.2^{\circ}{\sim}-5.6^{\circ}$ 범위 안에서 유지됨을 확인할 수 있었다. 또한 진폭/위상 오차를 보정할 수 있는 임피던스 튜닝 회로도 사용하였다. 제안된 구조를 검증하기 위해 5 GHz 차동 이차고조파를 발생하는 전압조정발진기를 $0.18-{\mu}m$ CMOS 공정을 통해 설계 제작하였다. 이차고조파의 차동출력의 차이인 에러 신호는 임피던스 튜닝 회로를 통하여 -70 dBm이라는 낮은 수준으로 측정되었다. 따라서 CMOS LC 전압조정발진기가 진폭차가 0.34 dB 이고 위상차가 $1^{\circ}$ 인 만족할만한 차동의 이차고조파 신호를 출력하고 있음을 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.386-387
• /
• 2019

본 논문에서는 단상 컨버터/3상 인버터 시스템에서 공통모드에 의한 누설전류를 분석하였다. 컨버터/인버터 시스템의 공통모드 전압은 시스템에 존재하는 기생 임피던스를 충방전함으로써 수 A의 누설전류를 발생시킨다. 이에 본 논문에서는 단상 컨버터/3상 인버터 시스템에서 컨버터 입력 측 변압기와 전동기의 기생 임피던스를 고려하여 누설전류를 분석하였으며, 누설전류를 감소하기 위해 공통모드 전압 저감하는 방법을 제안한다. 모의실험을 통하여 제안된 기법에 의한 누설전류의 저감효과를 확인하였다.