• 한국정보통신학회논문지
• /
• 제21권2호
• /
• pp.345-352
• /
• 2017

본 논문에서는 전원전압 1V에서 동작하는 산소 및 과산화수소 기반의 혈당전류를 측정할 수 있는 통합형 정전압분극장치를 설계하고 제작하였다. 정전압분극장치는 저전압 OTA, 캐스코드 전류거울 그리고 모드 선택회로로 구성되어 있다. 정전압분극장치는 산소 및 과산화수소 기반에서 혈당의 화학반응으로 발생하는 전류를 측정할 수 있다. OTA의 PMOS 차동 입력단의 바디에는 순방향전압을 인가하여 문턱전압을 낮추어 낮은 전원전압이 가능하도록 하였다. 또한 채널길이변조효과로 인한 전류의 오차를 줄이기 위해 캐스코드 전류거울이 사용되었다. 제안한 저전압 정전압분극장치는 Cadence SPECTRE를 이용하여 설계하였으며, 매그나칩 $0.18{\mu}m$ CMOS 공정을 이용하여 제작되었으며 회로의 크기는 $110{\mu}m{\times}60{\mu}m$이다. 전원전압 1.0V에서 소모전류는 최대 $46{\mu}A$이다. 페리시안화칼륨($K_3Fe(CN)_6$)을 사용하여 제작된 정전압분극장치의 성능을 확인하였다.

• 한국산학기술학회논문지
• /
• 제3권1호
• /
• pp.49-57
• /
• 2002

안전감쇠에 의해 전달 소음을 저감시키는 압전지능패널에 대한 실험적 연구를 수행하였다. 압전지능패널은 기본적으로 압전재료를 부착한 평판 구조물에 션트회로를 연결하고 흡음재들을 부가한 구조물이다. 지능패널은 중 주파수영역에서 흡음재의 수동적 특성을 이용하고 저주파수영역의 공진주파수에서는 압전감쇠를 적용하여 소음저감을 이루는 개념이다. 저주파공진에서의 소음저감을 위하여 측정한 전기적임피던스모델을 이용하는 압선감쇠를 적용하였다. 압전감쇠를 위한 공진 션트회로는 직렬로 연결된 저항과 인넉터로 구성되었으며, 저항과 인덕터는 회로에서 소산되는 에너지가 최대가 될 수 있는 값으로 최적설계하였다. 압전지능패널의 전달 소음저감성능은 음향터널을 사용하여 실험을 수행하였다. 음향터널은 사각단면 형태이며 소음 원으로 터널의 한 쪽 끝에 스피커가 설치되었다. 패널들을 터널의 중앙에 설치하여 투과 음압을 측정하였다. 흡음재를 갖는 지능패널과 흡음재와 공기층을 갖는 압전이중지능패널은 수동적 특성에 의해 저주파영역의 공진주파수를 제외한 중 주파수영역에서 뚜렷한 소음저감 효과를 나타내었다. 압전감쇠를 통하여, 첫 번째 공진주파수에서 약 10dB, 8dB의 소음저감 효과를 얻었다. 압전감쇠와 수동특성을 혼용하는 압전지능패널은 넓은 주파수영역에서의 소음저감을 위한 유망한 기술이다.

• 정보처리학회논문지A
• /
• 제19A권1호
• /
• pp.51-60
• /
• 2012

일반적으로 스마트카드라고 불리는 IC(Integrated Circuit)카드는 작은 크기의 마이크로칩(MPU)과 메모리, EEPROM, 카드 운영체제(COS) 및 보안 알고리즘을 내장하고 있다. 이러한 IC카드는 금융(카드,은행,증권 등), 교통, 통신, 의료, 전자여권, 멥버쉽 회원관리 등 거의 모든 산업분야에서 이용되고 있다. 최근 방송통신융합 및 TV의 스마트기기화 추세에 따라 TV전자상거래(T-커머스)가 방송산업의 신성장 동력이 되면서 T-커머스 지불결제 방법으로 IC카드를 이용하는 등 응용분야가 증가하고 있다. 예를 들어, T-커머스에서 IC신용카드(또는 IC현금카드)를 이용하여 결제를 하거나, IC현금카드를 이용하여 ATM과 같은 방식으로 TV뱅킹 서비스를 제공한다. 하지만 아직까지 대부분의 T-커머스 신용카드 결제 서비스는 리모콘을 이용한 카드정보 입력 방식을 이용하고 있기 때문에 고객 편의성이 크게 떨어지고, 카드정보 저장 및 노출 등 보안성에 있어서 취약성을 가지고 있다. 이러한 문제점을 해결하고자, 본 논문에서는 IC신용카드 결제 표준기술인 EMV기술을 이용한 TV전자 지불 결제시스템 구현을 위한 결제처리 모듈을 개발하였다.

• 센서학회지
• /
• 제10권1호
• /
• pp.1-8
• /
• 2001

기존의 진동형 마이크고 자이로스코프는 고감도화를 이루기 위해 구동 모드와 검출 모드를 동조시킬 필요성이 있었다. 본 연구에서는 고유하게 조율된 두 개의 공진 모드를 갖는 광진기를 이용하여 자가동조 특성을 갖는 마이크로 자이로스프로의 응용에 대한 타당성을 검증한다. 진동하는 두 축에 대해 대칭의 구조를 가지는 2자유도 수평 공진기가 모드 동조의 필요성을 최소화하는 자이로스코프로의 응용을 위해 소개된다. 자이로스코프의 적용을 고려한 동역학적 모델이 도출되고 이는 제조된 마이크로 자이로스코프와 실험을 통해 비교 검증 된다. 마이크로 자이로스코프의 구조체는 산화막 위의 폴리실리콘 박막으로 구성되어 간단한 2마스크 공정으로 제조 가능하다. 자가동조 특성을 갖는 진동형 자이로스코프로서의 타당성이 해석 결과와 실험을 통해 검증되었다. 8개의 실험 시편에 대해서 구동 및 검출 모드의 공진 주파수를 측정했을 때, 구동 및 검출 모드의 공진 주파수에 대한 표준편차가 각각 1232Hz와 1214HZ인데 반해 비동조 주파수의 평균값은 91.75Hz를 나타내 우수한 자가동조 특성을 보였다. 샘플 중 최소 비동조 주파수는 68Hz였고 이때의 감도는 $0.034mV/sec/^{\circ}$로 측정되어 공정의 불균일성이 개선되면 녹은 감도를 구현학 수 있는 자이로스코프로서의 타당성을 확인할 수 있었다.

• 한국정보전자통신기술학회논문지
• /
• 제8권2호
• /
• pp.107-115
• /
• 2015

본 논문에서는 Power IC용 저면적 32비트 differential paired eFuse OTP 메모리를 설계하였다. OTP 메모리 셀 어레이에서 행의 개수가 열의 개수보다 더 작은 경우 eFuse 링크의 프로그램 전류를 공급하는 SL (Source Line) 구동 라인을 열 방향으로 라우팅하는 대신 행 방향으로 라우팅하므로 레이아웃 면적을 많이 차지하는 SL 구동회로의 수를 줄이는 differential paired eFuse 셀 어레이 방식과 코어 회로를 제안하였다. 그리고 blowing되지 않은 eFuse 링크가 EM (Electro-Migration) 현상에 의해 blowing되는 불량을 해결하기 위해 RWL (Read Word-Line) 구동 회로와 BL (Bit-Line) 풀-업 부하회로에 V2V ($=2V{\pm}0.2V$)의 regulation된 전압을 사용하였다. 설계된 32비트 eFuse OTP 메모리의 레이아웃 면적은 $228.525{\mu}m{\times}105.435{\mu}m$으로 기존의 셀 어레이 라우팅을 이용한 IP 크기인 $197.485{\mu}m{\times}153.715{\mu}m$ 보다 20.7% 더 작은 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제14권8호
• /
• pp.1868-1876
• /
• 2010

본 논문에서는 logic 공정 기반의 소자만 사용한 256bit EEPROM IP를 설계하였다. 소자간의 전압을 신뢰성이 보장되는 5.5V 이내로 제한하기위해 EEPROM의 코어 회로인 CG (Control Gate)와 TG (Tunnel Gate) 구동 회로를 제안하였다. 그리고 DC-DC converter인 VPP (=+4.75V), VNN (-4.75V)과 VNNL (=VNN/3) generation 회로를 제안하였고 CG와 TG 구동 회로에 사용되는 switching power인 CG_HV, CG_LV, TG_HV, TG_LV, VNNL_CG와 VNNL_TG 스위칭 회로를 설계하였다. 일반적인 모의실험 조건에서 read, program, erase 모드의 전력 소모는 각각 $12.86{\mu}W$, $22.52{\mu}W$, $22.58{\mu}W$으로 저전력 소모를 갖는다. 그리고 테스트 칩을 측정한 결과 256bit이 정상적으로 동작을 하였으며, VPP, VNN, VNNL은 4.69V, -4.74V, -1.89V로 목표 전압 레벨이 나왔다.

• 한국산학기술학회논문지
• /
• 제12권7호
• /
• pp.3169-3175
• /
• 2011

본 논문에서는 가유전체 기판구조의 증가하는 유효 유전율 효과를 이용하여 방향성결합기를 소형화하여 설계하는 것에 대하여 기술한다. 방향성결합기는 RF 신호의 크기를 간접적으로 측정하거나 신호전력을 결합하는데 널리 사용되는 회로이다. 가유전체 기판구조는 다수의 도금된 비어홀에 의하여 표준형 기판보다 유효 유전율이 증가하는 특성을 지니는데, 이 특성이 바로 회로 소형화에 이용된다. 한 예로써 2GHz대에서 15dB의 결합계수를 갖는 방향성결합기가 표준형 기판과 가유전체 기판구조에 대하여 각각 설계되고 그 크기가 비교된다. 표준형 회로와 비교할 때, 가유전체 기판구조로 소형화된 방향성결합기는 동일한 성능을 유지하면서도 1/3로 줄어든 회로의 크기를 갖는다. 또한 소형화된 방향성결합기를 제작하여 측정한 성능은 예측 결과와도 매우 유사함을 보여준다. 측정한 성능 결과는 2GHz대에서 -14.62B의 결합도, -24.1dB의 정합도, -0.38dB의 삽입손실 특성을 보여준다.

• 한국산학기술학회논문지
• /
• 제15권10호
• /
• pp.5933-5938
• /
• 2014

본 연구에서는 Atos 60의 시험편에 혼합가스의 변화에 따른 FCA용접을 하였고, 용접특성 분석 위하여 용접공정상의 실시간 모니터링 시스템과 용접 후 기계적 성질을 평가 하였다. Ar 80%+$CO_2$ 20% 혼합하고 낮은 속도로 용접한 경우 가장 미려한 비드와 스패터 발생이 적게 나타났으며, 반면 $CO_2$ 100%인 경우 스패터가 많이 발생하는 것을 확인하였다. 정상단락이 발생하는 저전류 영역으로 혼합가스의 사용에 대한 스패터 발생을 확인 할수 있는 조건이며, $CO_2$ 100%인 경우 각층의 단락율은 약 2배 이상 높았고, Peak의 분포가 많은 아크의 불안정 상태로 나타났다. 인장시험결과 Ar 80%+$CO_2$ 20%, Ar 90%+$CO_2$ 10%, $CO_2$ 100%의 항복강도는 각각 511MPa, 507MPa, 469MPa 이었으며, $CO_2$ 100%의 항복강도 보다 각각 약 8.9% 8.1% 향상되었다. 인장강도는 각각 622MPa, 609MPa, 581MPa로 $CO_2$ 100%의 인장강도 보다 각각 약 7.0%, 4.8% 향상되었다.

• 한국진공학회지
• /
• 제14권4호
• /
• pp.207-214
• /
• 2005

본 연구에서는 스위치, 위상변위기, 감쇄기등 전파제어회로를 설계 및 제작할 수 있는 pHEMT스위치 소자에 적합한 에피구조를 설계하였다. 고성능의 스위치 소자를 위한 pHEMT 채널층 구조는 이중 면도핑층을 가지며 사용 중 게이트 전극의 전계강도가 약한 깊은 쪽 채널층의 Si 면농도가 상층부보다 약 1/4정도 낮을 경우 격리도등 우수한 특성을 보였다. 설계된 에피구조와 ETRI의 $0.5\mu$m pHEMT MMIC 공정을 이용하여 2.4GHz 및 5GHz 대역 표준 무선랜 단말기에 활용 가능한 SPDT Tx/Rx MMIC 스위치를 설계 및 제작하였다. 제작된 SPDT형 스위치는 주파수 6.0 GHz, 동작전압 0/-3V에서 삽입손실 0.849 dB, 격리도 32.638 dB, 그리고 반사손실 11.006 dB의 특성을 보였으며, 전력전송능력인 $P\_{1dB}$는 약 25dBm, 그리고 선형성의 척도인 IIP3는 42 dBm 이상으로 평가되었다. 이와 같은 칩의 성능은 본 연구에서 개발된 SPDT 단일고주파집적회로 스위치가 2.4GHz뿐만 아니라 SGHB 대역 무선랜 단말기에 활용이 충분히 가능함을 말해준다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.229-229
• /
• 2010

With the scaling down of ultra large integrated circuits (ULSI) to the sub-50 nm technology node, the need for an ultra-thin, continuous and conformal diffusion barrier and Cu seed layer is increasing. However, diffusion barrier and Cu seed layer formation with a physical vapor deposition (PVD) method has become difficult as the technology node is reduced to 30 nm and beyond. Recent work on self-forming barrier processes using PVD Cu alloys have attracted great attention due to the capability of conformal ultra-thin barrier formation using a simple technique. However, as in the case of the conventional barrier and Cu seed layer, PVD of the Cu alloy seed layer will eventually encounter the difficulty in conformal deposition in narrow line trenches and via holes. Atomic layer deposition (ALD) has been known for its good step coverage and precise thickness control, and is a candidate technique for the formation of a thin conformal barrier layer and Cu seed layer. Conformal Cu-Mn seed layers were deposited by plasma enhanced atomic layer deposition (PEALD) at low temperature ($120^{\circ}C$), and the Mn content in the Cu-Mn alloys were controlled form 0 to approximately 10 atomic percent with various Mn precursor feeding times. Resistivity of the Cu-Mn alloy films decreased by annealing due to out-diffusion of Mn atoms. Out-diffused Mn atoms were segregated to the surface of the film and interface between a Cu-Mn alloy and $SiO_2$, resulting in self-formed $MnO_x$ and $MnSi_xO_y$, respectively. No inter-diffusion was observed between Cu and $SiO_2$ after annealing at $500^{\circ}C$ for 12 h, indicating an excellent diffusion barrier property of the $MnSi_xO_y$. The adhesion between Cu and $SiO_2$ was enhanced by the formation of $MnSi_xO_y$. Continuous and conductive Cu-Mn seed layers were deposited with PEALD into 32 nm $SiO_2$ trench, enabling a low temperature process, and the trench was perfectly filled using electrochemical plating (ECD) under conventional conditions. Thus, it is the resultant self-forming barrier process with PEALD Cu-Mn alloy film as a seed layer for plating Cu that has further potential to meet the requirement of the smaller than 30 nm node.