• 제목/요약/키워드: Chip-packaging

검색결과 481건 처리시간 0.023초

광 PCB 및 패키징 기술 (Optical PCB and Packaging Technology)

  • 류진화;김동민;김응수;정명영
    • 마이크로전자및패키징학회지
    • /
    • 제18권1호
    • /
    • pp.7-13
    • /
    • 2011
  • According to increasing of data transfer rate, printed circuit board (PCB) is required improvement of transmission speed. Optical PCB and its packaging technology can be one of the solutions that overcome the limitations of conventional electrical PCB. The data transmission capacity will be increased 10 Tbps at 2015. To this end, studies on various OPCB technologies are being conducted. For cost-effective and high- performance OPCB, studies of optical coupling by polymer replication process are conducted. In this work, optical waveguide and optical fiber array block were sequentially fabricated by polymer pattern replication method. Using this method we successfully demonstrate low loss optical fiber coupling between optical waveguide and optical fiber arrays. And researches on flip chip bonding process and using electro-optic connectors for packaging are conducted.

파워모듈의 TLP 접합 및 와이어 본딩 (TLP and Wire Bonding for Power Module)

  • 강혜준;정재필
    • 마이크로전자및패키징학회지
    • /
    • 제26권4호
    • /
    • pp.7-13
    • /
    • 2019
  • Power module is getting attention from electronic industries such as solar cell, battery and electric vehicles. Transient liquid phase (TLP) boding, sintering with Ag and Cu powders and wire bonding are applied to power module packaging. Sintering is a popular process but it has some disadvantages such as high cost, complex procedures and long bonding time. Meanwhile, TLP bonding has lower bonding temperature, cost effectiveness and less porosity. However, it also needs to improve ductility of the intermetallic compounds (IMCs) at the joint. Wire boding is also an important interconnection process between semiconductor chip and metal lead for direct bonded copper (DBC). In this study, TLP bonding using Sn-based solders and wire bonding process for power electronics packaging are described.

마이크로 채널 디자인에 따른 온 칩 액체 냉각 연구 (Study of On-chip Liquid Cooling in Relation to Micro-channel Design)

  • 원용현;김성동;김사라은경
    • 마이크로전자및패키징학회지
    • /
    • 제22권4호
    • /
    • pp.31-36
    • /
    • 2015
  • 전자소자의 다기능, 고밀도, 고성능, 그리고 소형화는 전자 패키지 기술에 초미세 피치 플립 칩, 3D 패키지, 유연 패키지, 등 새로운 기술 패러다임 전환을 가져왔으며, 이로 인해 패키지 된 칩의 열 관리는 소자의 성능을 좌우하는 중요한 요소로 대두되고 있다. Heat sink, heat spreader, TIM, 열전 냉각기, 등 많은 소자 냉각 방법들 중 본 연구에서는 냉매를 이용한 on-chip 액체 냉각 모듈을 Si 웨이퍼에 제작하고, 마이크로 채널 디자인에 따른 냉각 효과를 분석하였다. 마이크로 채널은 딥 반응성 이온 에칭을 이용하여 형성하였고, 3 종류 디자인(straight MC, serpentine MC, zigzag MC)으로 제작하여 마이크로 채널 디자인이 냉각 효율에 미치는 영향을 관찰하였다. 가열온도 $200^{\circ}C$, 냉매 유동속도 150 ml/min의 경우에서 straight MC가 약 $44^{\circ}C$의 높은 냉각 전후의 온도 차를 보였다. 냉매의 흐름과 상 변화는 형광현미경으로 관찰하였으며, 냉각 전후의 온도 차는 적외선현미경을 이용하여 분석하였다.

3-D Hetero-Integration Technologies for Multifunctional Convergence Systems

  • 이강욱
    • 마이크로전자및패키징학회지
    • /
    • 제22권2호
    • /
    • pp.11-19
    • /
    • 2015
  • Since CMOS device scaling has stalled, three-dimensional (3-D) integration allows extending Moore's law to ever high density, higher functionality, higher performance, and more diversed materials and devices to be integrated with lower cost. 3-D integration has many benefits such as increased multi-functionality, increased performance, increased data bandwidth, reduced power, small form factor, reduced packaging volume, because it vertically stacks multiple materials, technologies, and functional components such as processor, memory, sensors, logic, analog, and power ICs into one stacked chip. Anticipated applications start with memory, handheld devices, and high-performance computers and especially extend to multifunctional convengence systems such as cloud networking for internet of things, exascale computing for big data server, electrical vehicle system for future automotive, radioactivity safety system, energy harvesting system and, wireless implantable medical system by flexible heterogeneous integrations involving CMOS, MEMS, sensors and photonic circuits. However, heterogeneous integration of different functional devices has many technical challenges owing to various types of size, thickness, and substrate of different functional devices, because they were fabricated by different technologies. This paper describes new 3-D heterogeneous integration technologies of chip self-assembling stacking and 3-D heterogeneous opto-electronics integration, backside TSV fabrication developed by Tohoku University for multifunctional convergence systems. The paper introduce a high speed sensing, highly parallel processing image sensor system comprising a 3-D stacked image sensor with extremely fast signal sensing and processing speed and a 3-D stacked microprocessor with a self-test and self-repair function for autonomous driving assist fabricated by 3-D heterogeneous integration technologies.

Stacked Chip Package를 위한 Sn-Sn 기계적 접합의 미세구조와 접착강도 (Microstructure and Adhesion Strength of Sn-Sn Mechanical Joints for Stacked Chip Package)

  • 김주연;김시중;김연환;배규식
    • 마이크로전자및패키징학회지
    • /
    • 제7권1호
    • /
    • pp.19-24
    • /
    • 2000
  • Workstation이나 PC seven옹 메모리칩의 고밀도 실장을 위한 stack chips package (SCP)를 만들기 위해서는 여러 개의 리드프레임이 수직으로 접합되어야 한다. 이를 위하여 Cu리드프레임 위에 전기화학증착법으로 Sn 또는 Sn/Ag를 도금한 후 XRD와 SEM으로 미세구조를 분석하였다. 그리고 두 개의 시편을 $250^{\circ}C$에서 10분간 열처리하고 가압하여 접합한 후 전단강도를 측정하여 비교하였다. Sn만이 도금된 경우, Sn과 Cu리드프레임이 반응하여 $Cu_3Sn$이 생성되었고, Sn/Ag의 경우에는 $Cu_3Sn$외에 Sn과 Ag가 반응하여 $Ag_3Sn$이 형성되었다. 전단강도는 Sn/Ag의 경우가 Sn만이 도금되었을 때보다 약 1.2배 정도 강하였다. 이는 접합면에 형성된 $Ag_3Sn$이 전단강도를 강화시켰기 때문이다.

  • PDF

PDMS 기반 강성도 경사형 신축 전자패키지의 신축변형-저항 특성 (Stretchable Deformation-Resistance Characteristics of the Stiffness-Gradient Stretchable Electronic Packages Based on PDMS)

  • 박대웅;오태성
    • 마이크로전자및패키징학회지
    • /
    • 제26권4호
    • /
    • pp.47-53
    • /
    • 2019
  • Polydimethylsiloxane (PDMS)를 베이스 기판으로 사용하고 이보다 강성도가 높은 polytetrafluoroethylene(PTFE)를 island 기판으로 사용한 soft PDMS/hard PDMS/PTFE 구조의 강성도 경사형 신축 패키지를 형성하고, 이의 신축변형에 따른 저항특성을 분석하였다. PDMS/PTFE 기판패드에 50 ㎛ 직경의 칩 범프들을 anisotropic conductive paste를 사용하여 실장한 플립칩 접속부는 96 mΩ의 평균 접속저항을 나타내었다. Soft PDMS/hard PDMS/PTFE 구조의 신축 패키지를 30% 변형률로 인장시 PTFE의 변형률이 1%로 억제되었으며, PTFE 기판에 형성한 회로저항의 중가는 1%로 무시할 정도였다. 0~30% 범위의 신축변형 싸이클을 2,500회 반복시 회로저항이 1.7% 증가하였다.

메모리 반도체 회로 손상의 예방을 위한 패키지 구조 개선에 관한 연구 (Appropriate Package Structure to Improve Reliability of IC Pattern in Memory Devices)

  • 이성민
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2002년도 하계학술대회 논문집
    • /
    • pp.32-35
    • /
    • 2002
  • The work focuses on the development of a Cu lead-frame with a single-sided adhesive tape for cost reduction and reliability improvement of LOC (lead on chip) package products, which are widely used for the plastic-encapsulation of memory chips. Most of memory chips are assembled by the LOC packaging process where the top surface of the chip is directly attached to the area of the lead-frame with a double-sided adhesive tape. However, since the lower adhesive layer of the double-sided adhesive tape reveals the disparity in the coefficient of thermal expansion from the silicon chip by more than 20 times, it often causes thermal displacement-induced damage of the IC pattern on the active chip surface during the reliability test. So, in order to solve these problems, in the resent work, the double-sided adhesive tape is replaced by a single-sided adhesive tape. The single-sided adhesive tape does net include the lower adhesive layer but instead, uses adhesive materials, which are filled in clear holes of the base film, just for the attachment of the lead-frame to the top surface of the memory chip. Since thermal expansion of the adhesive materials can be accommodated by the base film, memory product packaged using the lead-flame with the single-sided adhesive tape is shown to have much improved reliability. Author allied this invention to the Korea Patent Office for a patent (4-2000-00097-9).

  • PDF

봉지막이 박형 실리콘 칩의 파괴에 미치는 영향에 대한 수치해석 연구 (Effects of Encapsulation Layer on Center Crack and Fracture of Thin Silicon Chip using Numerical Analysis)

  • 좌성훈;장영문;이행수
    • 마이크로전자및패키징학회지
    • /
    • 제25권1호
    • /
    • pp.1-10
    • /
    • 2018
  • 최근 플렉서블 OLED, 플렉서블 반도체, 플렉서블 태양전지와 같은 유연전자소자의 개발이 각광을 받고 있다. 유연소자에 밀봉 혹은 봉지(encapsulation) 기술이 매우 필요하며, 봉지 기술은 유연소자의 응력을 완화시키거나, 산소나 습기에 노출되는 것을 방지하기 위해 적용된다. 본 연구는 봉지막(encapsulation layer)이 반도체 칩의 내구성에 미치는 영향을 고찰하였다. 특히 다층 구조 패키지의 칩의 파괴성능에 미치는 영향을 칩의 center crack에 대한 파괴해석을 통하여 살펴보았다. 다층구조 패키지는 폭이 넓어 칩 위로만 봉지막이 덮고있는 "wide chip"과 칩의 폭이 좁아 봉지막이 칩과 기판을 모두 감싸고 있는 "narrow chip"의 모델로 구분하였다. Wide chip모델의 경우 작용하는 하중조건에 상관없이 봉지막의 두께가 두꺼울수록, 강성이 커질수록 칩의 파괴성능은 향상된다. 그러나 narrow chip모델에 인장이 작용할 때 봉지막의 두께가 두껍고 강성이 커질수록 파괴성능은 악화되는데 이는 외부하중이 바로 칩에 작용하지 않고 봉지막을 통하여 전달되기에 봉지막이 강하면 강한 외력이 칩내의 균열에 작용하기 때문이다. Narrow chip모델에 굽힘이 작용할 경우는 봉지막의 강성과 두께에 따라 균열에 미치는 영향이 달라지는데 봉지막의 두께가 작을 때는 봉지막이 없을 때보다 파괴성능이 나쁘지만 강성과 두께의 증가하면neutral axis가 점점 상승하여 균열이 있는 칩이 neutral axis에 가까워지게 되므로 균열에 작용하는 하중의 크기가 급격히 줄어들게 되어 파괴성능은 향상된다. 본 연구는 봉지막이 있는 다층 패키지 구조에 다양한 형태의 하중이 작용할 때 패키지의 파괴성능을 향상시키기 위한 봉지막의 설계가이드로 활용될 수 있다.