• 제목/요약/키워드: Chip load

검색결과 225건 처리시간 0.02초

다중 양자우물 주사형 다이오드와 펄스-모드 신경회로망 구현을 위한 그 응용 (A Novel Multi-Quantum Well Injection Mode Diode And Its Application for the Implementation of Pulse-Mode Neural Circuits)

  • Song Chung Kun
    • 전자공학회논문지A
    • /
    • 제31A권8호
    • /
    • pp.62-71
    • /
    • 1994
  • A novel semiconductor device is proposed to be used as a processing element for the implementation of pulse-mode neural networks which consists of alternating n' GaAs quantum wells and undoped AlGaAs barriers sandwitched between n' GaAs cathode and P' GaAs anode and in simple circuit in conjunction with a parallel capacitive and resistive load the trigger circuit generates neuron-like pulse train output mimicking the function of axon hillock of biological neuron. It showed the sigmoidal relationship between the frequency of the pulse-train and the applied input DC voltage. In conjunction with MQWIMD the various neural circuits are proposed especially a neural chip monolithically integrated with photodetectors in order to perfrom the pattern recognition.

  • PDF

Programmable IC를 이용한 다기능 전자식 삼상 전력량계 기능 구현 (Implementation of Three-Phase SAMRT Meter using Programmable IC)

  • 박종범;안용홍;김홍;김정수
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2001년도 하계학술대회 논문집 D
    • /
    • pp.2039-2041
    • /
    • 2001
  • According to the deregulation of governments in the world, the power industries of United State and European nations are proceeding remote meter reading and remote load control. But the core technology of multifunctional electronic meter implemented by programmable one-chip IC, which can be the right answer of ail the power industy's efforts is now still under development in the advanced countries. Implementation of smallest size, lowest price three-phase meter with features which enable distribution automation such as bidirectional communication. The three phase metering IC and meter can be used as metering, automatic meter reading and transformer monitoring. Prepayment billing system.

  • PDF

고주파수 구동 고전력밀도 아답터의 경부하 효율 개선을 위한 제어전략 (Control strategy for improving light load efficiency of high-frequency driven high power density adapter)

  • 주형익;지상근;류동균;한상규
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2019년도 전력전자학술대회
    • /
    • pp.86-88
    • /
    • 2019
  • 본 논문에서는 고주파수 구동 및 고전력밀도 아답터의 경부하 효율 개선을 위한 One Chip 디지털 통합제어 알고리즘을 제안한다. 제안 회로는 CRM PFC Boost 컨버터와 3-Level LLC 공진형 컨버터를 하나의 소형 MCU로 구성된 디지털 제어기를 사용함으로써 고주파수 구동을 가능케 하며, 주파수 제한 및 Burst mode로 구성된 알고리즘을 통해 높은 스위칭 주파수로 인해 발생하는 경부하 시 효율 개선을 통해 수동 소자와 제어단 부피 저감으로 고 전력밀도 달성이 가능하다. 최종적으로 제안 회로의 타당성 검증을 위하여 200W급 아답터의 전원회로를 위한 시작품을 제작하여 고찰된 실험결과를 제안한다.

  • PDF

Design of DC-DC Boost Converter with RF Noise Immunity for OLED Displays

  • Kim, Tae-Un;Kim, Hak-Yun;Baek, Donkyu;Choi, Ho-Yong
    • Journal of Semiconductor Engineering
    • /
    • 제3권1호
    • /
    • pp.154-160
    • /
    • 2022
  • In this paper, we design a DC-DC boost converter with RF noise immunity to supply a stable positive output voltage for OLED displays. For RF noise immunity, an input voltage variation reduction circuit (IVVRC) is adopted to ensure display quality by reducing the undershoot and overshoot of output voltage. The boost converter for a positive voltage Vpos operates in the SPWM-PWM dual mode and has a dead-time controller using a dead-time detector, resulting in increased power efficiency. A chip was fabricated using a 0.18 um BCDMOS process. Measurement results show that power efficiency is 30% ~ 76% for load current range from 1 mA to 100 mA. The boost converter with the IVVRC has an overshoot of 6 mV and undershoot of 4 mV compared to a boost converter without that circuit with 18 mV and 20 mV, respectively.

외부 커패시터 없이 넓은 주파수 범위에서 높은 PSRR 갖는 LDO 설계 (A Design of High PSRR LDO over Wide Frequency Range without External Capacitor)

  • 김진우;임신일
    • 전자공학회논문지
    • /
    • 제50권12호
    • /
    • pp.63-70
    • /
    • 2013
  • 본 논문은 외부 커패시터 없이 광범위 하게 높은 전원 공급 잡음 제거비(PSRR)을 갖는 선형 정류기(LDO)에 관한 것이다. 제안된 LDO는 높은 PSRR과 안정도를 유지하기 하기 위해 nested Miller 보상 기술을 사용하였고, 내부적으로 캐스코드(cascode) 보상과 전류버퍼(current buffer) 보상 기술을 사용하였다. 또한 외부의 부하 커패시터가 없기 때문에 외부 하드웨어 비용을 최소화 하였고, 제안된 보상 기법을 사용하여 내부에 작은 커패시터를 사용하고도 안정도를 확보할 수 있었다. 설계된 LDO는 2.5V~4.5V의 입력 전압을 받아서 1.8V의 전압을 출력하고 최대 10mA의 부하 전류를 구동할 수 있다. 일반 0.18um CMOS 공정을 이용하여 제작하였고 면적은 300um X 120um 이다. 측정된 PSRR은 DC일 때 -76dB, 1MHz일 때 -43dB를 만족한다. 동작 전류는 25uA를 소모한다.

SE-CAC: A Novel Call Admission Control Scheme for Multi-service IDMA Systems

  • Ge, Xin;Liu, Gongliang;Mao, Xingpeng;Zhang, Naitong
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제5권5호
    • /
    • pp.1049-1068
    • /
    • 2011
  • In this paper a simple and effective call admission control (CAC) scheme is proposed for the emerging interleave-division multiple-access (IDMA) systems, supporting a variety of traffic types and offering different quality of service (QoS) requirements and priority levels. The proposed scheme is signal-to-interference-plus-noise ratio (SINR) evolution based CAC (SE-CAC). The key idea behind the scheme is to take advantage of the SINR evolution technique in the process of making admission decisions, which is developed from the effective chip-by-chip (CBC) multi-user detection (MUD) process in IDMA systems. By virtue of this semi-analytical technique, the MUD efficiency can be estimated accurately. Additionally, the computational complexity can be considerably reduced. These features make the scheme highly suitable for IDMA systems, which can combat intra-cell interference efficiently with simple CBC MUD. Analysis and simulation results show that compared to the traditional CAC scheme considering MUD efficiency as a constant, the proposed SE-CAC scheme can guarantee high power efficiency and throughput for multimedia traffic even in heavy load conditions, illustrating the high efficiency of CBC MUD. Furthermore, based on the SINR evolution, the SE-CAC can make accurate estimation of available resource considering the effect of MUD, leading to low outage probability as well as low blocking and dropping probability.

1-비트 4차 델타-시그마 변조기법을 이용한 D급 디지털 오디오 증폭기 (Class-D Digital Audio Amplifier Using 1-bit 4th-order Delta-Sigma Modulation)

  • 강경식;최영길;노형동;남현석;노정진
    • 대한전자공학회논문지SD
    • /
    • 제45권3호
    • /
    • pp.44-53
    • /
    • 2008
  • 본 논문에서는 휴대용 오디고 제품의 헤드폰 구동을 위한 델타-시그마 변조기법 기반의 D급 증폭기를 제안한다. 제안된 D급 증폭기는 고성능 단일 비트 4차 델타-시그마 변조기를 이용하여 펄스폭 변조 신호를 발생시킨다. 높은 신호 대 잡음비를 얻는 것과 동시에 시스템의 안정성 확보를 위하여 시뮬레이션을 통해 변조기 루프필터의 폴과 제로를 최적화하였다. 테스트 칩은 $0.18{\mu}m$ CMOS 공정으로 제작되었다. 칩 면적은 $1.6mm^2$ 이며, 20Hz 부터 20kHz까지의 신호대역을 대상으로 동작한다. 3V 전원전압과 32옴의 로드를 사용하여 측정된 출력은 0.03% 이하의 전고조파 왜율을 갖는다.

플립 칩 솔더 범프의 접합강도와 금속간 화합물의 시효처리 특성 (Aging Characteristic of Intermetallic Compounds and Bonding Strength of Flip-Chip Solder Bump)

  • 김경섭;장의구;선용빈
    • 마이크로전자및패키징학회지
    • /
    • 제9권1호
    • /
    • pp.35-41
    • /
    • 2002
  • 솔더 범프를 이용한 플립 칩 접속 기술은 시스템의 고속화, 고집적화, 소형화 요구 덴 마이크로 일렉트로닉스의 성능은 향상시키기 위해 필요한 기술이다. 본연구 에서는 Cr/Cr-Cu/cu UBM 구조에서 고 용융점 솔더 범프와 저 용융점 솔더 범프를-시효처리 후 전단 강도를 평가하였다. 계면에서 관찰된 금속간 화합물의 성장과 접합상태를 SEM과 TEM으로 분석하였으며, 유한요소법을 통하여 전단하중을 적용하였을때 집중되는 응력을 해석하였다. 실험결과 Sn-97wt%Pb와 Sn-37wt%Pb에서 900시간 시효 처리된 시편의 전단강도는 최대 값에서 각각 25%, 20% 감소하였다. 시효처리를 통해 금속간화합물인 $Cu_6/Sn_5$$Cu_3Sn$의 성장을 확인하였으며, 파단 경로는 초기의 솔더 내부에서 IMC층의 계면으로 이동하는 경향을 알 수 있었다.

  • PDF

IoT 기반 간헐적 이벤트 로깅 응용에 최적화된 효율적 플래시 메모리 전력 소모 감소기법 (Efficient Flash Memory Access Power Reduction Techniques for IoT-Driven Rare-Event Logging Application)

  • 권지수;조정훈;박대진
    • 대한임베디드공학회논문지
    • /
    • 제14권2호
    • /
    • pp.87-96
    • /
    • 2019
  • Low power issue is one of the most critical problems in the Internet of Things (IoT), which are powered by battery. To solve this problem, various approaches have been presented so far. In this paper, we propose a method to reduce the power consumption by reducing the numbers of accesses into the flash memory consuming a large amount of power for on-chip software execution. Our approach is based on using cooperative logging structure to distribute the sampling overhead in single sensor node to adjacent nodes in case of rare-event applications. The proposed algorithm to identify event occurrence is newly introduced with negative feedback method by observing difference between past data and recent data coming from the sensor. When an event with need of flash access is determined, the proposed approach only allows access to write the sampled data in flash memory. The proposed event detection algorithm (EDA) result in 30% reduction of power consumption compared to the conventional flash write scheme for all cases of event. The sampled data from the sensor is first traced into the random access memory (RAM), and write access to the flash memory is delayed until the page buffer of the on-chip flash memory controller in the micro controller unit (MCU) is full of the numbers of the traced data, thereby reducing the frequency of accessing flash memory. This technique additionally reduces power consumption by 40% compared to flash-write all data. By sharing the sampling information via LoRa channel, the overhead in sampling data is distributed, to reduce the sampling load on each node, so that the 66% reduction of total power consumption is achieved in several IoT edge nodes by removing the sampling operation of duplicated data.

QR 코드로 인코딩된 소프트웨어 실행 제어 흐름 전력 소비 패턴 기반 시스템 이상 동작 감지 (Abnormal System Operation Detection by Comparing QR Code-Encoded Power Consumption Patterns in Software Execution Control Flow)

  • 강명진;박대진
    • 한국정보통신학회논문지
    • /
    • 제25권11호
    • /
    • pp.1581-1587
    • /
    • 2021
  • 임베디드 시스템의 활발한 사용으로 스마트 팩토리와 같이 여러 에지가 모여서 함께 복합적인 동작을 하게 되는 멀티 에지 시스템들이 동작되고 있다. 멀티 에지 시스템에서 하나의 에지에서의 이상 동작이 다른 에지로 전달되거나 전체 시스템이 다운되는 경우가 자주 발생한다. 이러한 시스템에서 각 에지의 이상 동작을 판단하고 제어하는 것이 중요하지만, 이는 성능의 한계가 존재하는 작은 에지의 임베디드 시스템에 부하를 가한다. 이러한 시스템에서 우리는 전력 소비 데이터를 사용하여 에지 장치의 상태를 확인하고 이를 QR코드 기반으로 데이터를 전송하여 서버에서 이상 동작을 확인하고 제어하려 한다. 논문에서 제안된 아키텍처는 에지의 전력 소모 데이터를 측정하기 위해 'chip-whisperer'를 사용하고 서버를 구현하기 위해 '라즈베리 파이'를 사용하여 구현하였다. 그 결과 제안된 아키텍처서버는 성공적인 데이터 전송 및 이상 동작 판정을 보였으며 에지에서 추가 부하가 나타나지 않음을 확인하였다.