• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.682-686
• /
• 2016

A fully differential RC calibrator for accurate cut-off frequency of a programmable channel selection filter is proposed. The proposed RC calibrator consists of an RC timer, clock generator, synchronous counter, digital comparator, and control block. To verify the proposed RC calibrator, a six-order Chebyshev programmable low-pass filter with adjustable 3 dB cut-off frequency, which is controlled by the proposed RC calibrator, was implemented in a $0.18-{\mu}m$ CMOS technology. The channel selection filter with the proposed RC calibrator draws 1.8 mA from a 1.8 V supply voltage and the measured 3 dB cut-off frequencies of the channel selection LPF is controlled accurately by the RC calibrator.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권4호
• /
• pp.293-299
• /
• 2004

An active RC 2nd order Butterworth filter suitable for a baseband channel-selection filter of a direct conversion receiver is presented. The linearity of the 2nd order Butterworth filter is analyzed. In order to improve the linearity of the filter, the operational amplifiers should have a high linear gain and low 3rd harmonic, and the filter should be designed to have large feedback factor. This second order Butterworth filter achieves-14dBV in-channel (400kHz, 500kHz) IIP3, +29dBV out-channel (10MHz, 20.2MHz) IIP3 and 15.6 $nV/\sqrt{Hz}$ input-referred noise and dissipates 10.8mW from a 2.7-V supply. The analysis and experimental results are in good agreement

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.77-82
• /
• 2006

직접 변환 방식의 IEEE 802.11a 무선랜 수신기에 사용되는 아날로그 채널 선택 필터에 대하여 기술한다. 채널 선택필터는 10MHz의 차단주파수를 갖는 5차의 체비셰프 필터이며 active-RC 구조로 설계되었다. 2단의 연산증폭기를 사용하였는데, 전력 소모를 최소화하기 위하여 전류재사용 feedforward 주파수 보상 방법을 사용하였다. 필터는 $0.l8{\mu}m$ CMOS 공정을 사용하여 제작하였으며 1.8V의 전원 전압에서 20mW의 전력 소모를 갖고 있으며 19dBV의 out-of-band iIP3를 갖는다.

• 전기학회논문지P
• /
• 제57권3호
• /
• pp.260-264
• /
• 2008

In this paper, a dual mode baseband analog channel selection filter is described which is designed for the Bluetooth and WCDMA wireless communications. Using the presented current-mode integrator, a dual mode channel selection filter is designed. To verify the current-mode integrator circuit, Hspice simulation using 1.8V Hynix $0.18{\mu}m$ standard CMOS technology was performed and achieved $50.0{\sim}4.3dB$ gain, $2.29{\sim}10.3MHz$ unity gain frequency. The described third-order dual mode analog channel selection filter is composed of the current-mode integrator, and used SFG(Signal Flow Graph) method. The simulated results show 0.51, 2.40MHz cutoff frequency which is suitable for the Bluetooth and WCDMA baseband block each.

• 한국전자통신학회논문지
• /
• 제8권11호
• /
• pp.1641-1646
• /
• 2013

기저대역 채널선택 필터는 외부의 잡음이나 공정상의 변화에 따라 각각의 통신 채널을 선택하기 위해 인가되는 제어 전압이 변동될 수 있다. 본 논문에서는 제어 전압을 일정하게 유지시키기 위해, 전류의 흐름을 감지하여 채널선택 필터의 차단주파수가 자동으로 조정되어 필터 동작이 원활하게 유지되면서 최소 면적을 갖는 전류 비교 방식 전압 안정화 회로를 설계하였다.

• 정보과학회 논문지
• /
• 제44권9호
• /
• pp.887-892
• /
• 2017

뇌-컴퓨터 인터페이스는 정신 작업 동안 다채널에서 생성된 뇌파의 신호를 측정, 분석하여 컴퓨터를 제어하거나 의사를 전달하는 기술이다. 이때 최적의 뇌파 채널 선택은 뇌-컴퓨터 인터페이스의 편의성과 속도뿐만 아니라 정확도 향상을 위해 필요하다. 최적의 채널은 중복 채널들 또는 노이즈 채널들을 제거함으로써 얻는다. 이 논문에서는 최적 뇌파 채널을 선택하기 위해 이중 filter-기반의 채널 선택 방법을 제안한다. 제안한 방법은 먼저 채널들 간의 중복성을 제거하기 위해 spearman's rank correlation을 사용하여 중복 채널들을 제거한다. 그 뒤, F score를 이용하여 채널과 클래스 라벨 간의 적합성을 측정하여 상위 m개의 채널들만을 선택한다. 제안한 방법은 클래스 라벨과 관련되고 중복이 없는 채널들을 사용함으로써 좋은 분류 정확도를 이끌어 낼 수 있다. 제안한 채널 선택 방법은 채널의 수를 상당히 줄임과 동시에 평균 분류 정확도를 향상시켰다.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2395-2402
• /
• 2013

본 논문에서는 40MHz의 대역폭과 개선된 선형성을 가지는 active-RC channel selection filter (CSF)가 제안된다. 제안되는 CSF는 5차 butterworth 필터로써 한 단의 1차 low pass 필터와 두 단의 biquad 기반의 2차 low pass 필터, 그리고 DC offset 제거를 위한 DC 피드백 회로로 구성된다. CSF의 선형성을 개선하기 위해 스위치로 사용되는 MOSFET의 body를 source 노드로 연결한다. 설계된 CSF의 대역폭은 10MHz, 20MHz, 그리고 40MHz로 선택될 수 있으며, 전압 이득은 0dB에서 24dB까지 6dB의 단위로 조정된다. 제안된 CSF는 1.2V 40nm의 1-poly 8-metal CMOS 공정에서 설계된다. 설계된 CSF가 40MHz의 대역폭과 0dB의 gain을 가질 때, OIP3는 31.33dBm이고 in-band ripple은 1.046dB, IRN는 39.81nV/sqrt(Hz)로 시뮬레이션 검증되었다. CSF의 면적과 전력소모는 각각 $450{\times}210{\mu}m^2$와 6.71mW 이다.

• 반도체디스플레이기술학회지
• /
• 제14권2호
• /
• pp.9-16
• /
• 2015

In this paper, selection criterions on selection diversity are researched. The diversity is applied to the multiple antenna system based on wireless access in vehicular environment (WAVE) standard for rapid varying channel. Least squares (LS) based decision feedback equalizer (DFE) are used for channel equalization. Received signal is regenerated by means of the decision feedback path. In the selection diversity, the regenerated signal as well as the received signal is selected according to selection criterion. The decision feedback algorithm can follow the fast speed of WAVE fading channel. To control the tracking speed of the time-varying channel, simple low pass filter is used. Finally, the estimated channel value recovers the distorted payloads. Signal power before automatic gain control (AGC) in analog stage can be used as a selection criterion. In the digital stage, signal power after AGC, noise power after AGC, signal to noise ratio after AGC and cross-correlation method can be used as selection criterions. According to the simulation results, the performance of the selection diversity is improved in comparison with that of the combining diversity for the WAVE fading channel.

• 한국산학기술학회논문지
• /
• 제13권8호
• /
• pp.3647-3653
• /
• 2012

능동 소음제어 시스템에 사용되는 IIR 필터 구조는 구조적으로 안정성이 보장되어야 하며 이는 분모 전달 함수의 근이 단위원 내부에 존재하여야 한다. 따라서 이를 결정하는 제어 필터의 계수의 적절한 조정이 중요해 진다. 본 논문에서는 적응과정에서 불안정할 우려가 있는 IIR 필터 구조를 가지는 Filtered_U LMS 알고리즘에 안정화 알고리즘과 수렴속도 향상을 위한 퍼지논리를 이용한 수렴계수 계산 알고리즘을 제안하였다. 제안한 알고리즘이 FIR 필터 구조 알고리즘보다 계산량이 적고 수렴특성이 우수함을 시뮬레이션을 통하여 보였다.

• 한국정보통신학회논문지
• /
• 제16권3호
• /
• pp.565-570
• /
• 2012

본 논문은 LTE-Advanced 시스템을 위한 멀티채널을 선택할 수 있는 저역통과 필터를 제안한다. 제안하는 저역통과 필터는 5 MHz, 10 MHz, 그리고 40 MHz의 3가지 모드의 차단주파수를 제공하며 Active-RC 5차 Chebyshev 구조로 설계되었다. 저전력을 확보하면서 40 MHz의 높은 차단 주파수를 확보하기 위해서 부성 저항을 가지는 PMOS Cross-Connection Load를 사용한 연산증폭기를 필터에 적용하였다. 더불어 공정, 전압, 그리고 온도에 의한 각각의 차단주파수 변화에 대응할 수 있도록 각각 3-bit 제어 가능한 튜닝회로를 추가하였다. 제안하는 필터는 0.13-${\mu}m$ CMOS 공정을 사용하여 설계하였으며 1.2 V 전압에서 총 20.9 mW 전력을 소모한다.