• 전기학회논문지P
• /
• 제60권1호
• /
• pp.19-26
• /
• 2011

In this paper, we designed Interpolation FIR(Finite Impulse Response) filter and 1-bit SDM(Sigma- Delta Modulator) for small digital audio speaker, which has low power consumption and high output characteristics. In order to achieve high linearity and low distortion performance of the systems, we adopt Type I Chevychev FIR filter which has equiripple characteristics in the pass band and proposed high efficient FIR filter structure. SDM is the most efficient modulation technique among the noise shaping techniques. In this paper, we implemented SDM using CIFB(Cascade of Intergrators, Feed-Back) which is generally used in DAC of small digital audio speakers. The proposed SDM structure can achieve high SNR, high-efficiency characteristics and low power consumption in mobile devices. Also considering manufacture of SoC(System on Chip), we performed simulation with Matlab and Verilog HDL to obtain optimal number of operational bits and verified a good experimental results.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.286-286
• /
• 2000

We consider a negative unity feedback control system in which Che PIO, PI, PD or P controller and a transfer function having only poles are in cascade, We define the notion of the structural polynomial which means that there exists a subdomain of the coefficient space in which the polynomial is Hurwitz (left half plane stable) polynomial. We obtain the necessary and sufficient condition of the structure of the transfer function of which the characteristic polynomial is a structural polynomial, In addition, this paper present another necessary and sufficient condition for the existence of a constant gain controller with which the characteristic polynomial is structurally stable, For the structurally stabilizable P controller, it is allowed that the transfer function may not to all pole plants.

• 한국통신학회논문지
• /
• 제25권10B호
• /
• pp.1722-1731
• /
• 2000

본 논문에서는 TDM 및 TDM/WDM 혼합형 광 ATM 스위치 구조에서 핵심 기능모듈인 광 셀 압축기와 역압축기를 새로이 제안하였다. 제안된 구조는 압축 및 역압축시 SOA 게이트와 광 궤환루프를 적용함으로써 구현을 위한 하드웨어를 줄였으며, 소수의 단을 직렬연결시 대용량의 광 펄스열을 압축 및 역압축할 수 있다. 제안된 광셀 압축기 구조를 이용한 4비트 단위 광 펄스 압축실험을 통해 시스템 적용을 구체화하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 하계학술대회 논문집 Vol.3 No.2
• /
• pp.769-772
• /
• 2002

Dendrimers are well-defined macromolecules exhibiting a tree-like structure, first derived by the cascade molecule approach. Peculiar features of the dendritic geometry are the large number of end groups as well as the shape persistence in higher generations, approaching spherical geometry. And one of the most peculiar characteristics of dendritic macromolecules is their controlled molecular structure and orientation, which means that they have a practical application in achieving a highly organized molecular arrangement. We attempted to fabricate a dendrimer LB films containing 48 pyridinepropanol functional end group. As the pyridinepropanol functional group could form a complex structure with metal ions. We investigated the surface activity of dendrimer films at air-water interface compared with pure dendrimer and its complex with $Fe^{2+}$ ions into subphase. We though that metal ions are contributed to networking or branching reaction between dendrimers. And we expected that it can result in the differences on the electrical properties. We have studied the electrical properties of the ultra thin dendrimer LB films investigated by the current-voltage characteristics of metal dendrimer LB films/metal (MIM) structure.

• 한국통신학회논문지
• /
• 제19권10호
• /
• pp.1861-1871
• /
• 1994

본 논문에서는 농담구조소(濃淡構造素)(GSE, grayscale structuring element)를 갖는 형태학 필터의 실시간 처리를 위한 알고리즘을 제안하였다. 제안된 알고리즘에서는 GSE로부터 유도된 basis matrix와 입력 샘플들로 구성된 input matrix를 이용하여 각 형태학 연산들을 소역행렬연산(local matrix operation)으로 새롭게 정의하고 있는데, 이를 이용하여 opening이나 closing과 같은 복합 형태학 연산들을 실시간으로 처리할 수 있음을 보였다. 제안된 알고리즘은 복원 형태학 연산들을 erosion과 dilation의 직렬조합(cascade combination)으로 처리하던 기존의 방법에 비해 적은 메모리를 필요로 하면서도, 출력을 얻기까지의 지연(遲延)(delay)이 훨씬 적다는 장점을 갖는다. 또한 본 논문에서는 형태학 필터를 VLSI로 구현하기 위한 효율적 방안을 제안하였다. 제안된 방법에서는 p-bit으로 표현되는 신호에 대한 형태학 연산을 p개의 이진(binary) 형태학 연산자들의 조합으로 구현하였는데, 각 이진 연산자들은 MSB(most significant bit)부터 순차적으로 (bit-serial approach) 해당 레벨의 bit들을 처리하여 출력을 부를 구조로 이루어져 있다. 본 논문에서는 형태학 필터의 VLSI 구현에 있어서 제안된 방법이 기존의 Threshold Decomposition 방법 등에 비해 보다 효율적이라는 것을 보였다.

• 한국수소및신에너지학회논문집
• /
• 제25권3호
• /
• pp.271-279
• /
• 2014

A 25kW-class polymer electrolyte membrane (PEM) fuel cell system has been developed for the propulsion of a leisure boat. The fuel cell system was designed to satisfy various performance requirements, such as resistance to shock, stability under rolling and pitching oscillations, and durability under salinity condition, for its marine applications. Then, the major components including a 30kW-class PEM fuel cell stack, a DC-DC converter, a seawater cooling system, secondary battery packs, and balance of plants were developed for the fuel cell system. The PEM fuel cell stack employs a unique design structure called an anodic cascade-type stack design in which the anodic cells are divided into several blocks to maximize the fuel utilization without hydrogen recirculation devices. The performance evaluation results showed that the stack generated a maximum power of 31.0kW while maintaining a higher fuel utilization of 99.5% and an electrical efficiency of 56.1%. Combining the 30-kW stack with other components, the 25kW-class fuel cell system boat was fabricated for a leisure. As a result of testing, the fuel cell system reached an electrical efficiency of 48.0% at the maximum power of 25.6kW with stable operability. In the near future, two PEM fuel cell systems will be installed in a 20-m long leisure boat to supply electrical power up to 50kW for propelling the boat and for powering the auxiliary equipments.

• 한국산학기술학회논문지
• /
• 제13권4호
• /
• pp.1789-1796
• /
• 2012

본 논문에서는 RFID 태그 칩 구동을 위한 새로운 고효율 CMOS 브리지 정류기를 설계하고 해석하였다. 동작 주파수가 높아짐에 따라 증가하는 게이트 누설전류의 주 통로가 되는 게이트 커패시턴스를 회로적인 방법으로 감소시키기 위해 제안한 정류기의 입력단을 두 개의 NMOS로 종속접속형으로 연결하여 설계하였으며, 이러한 종속접속형 입력단을 이용한 게이트 커패시턴스 감소 기법을 이론적으로 제시하였다. 또한 제안한 정류기의 출력특성은 고주파 소신호 등가회로를 이용하여 해석적으로 유도하였다. 일반적인 경우의 $50K{\Omega}$ 부하저항에 대해, 제안한 정류기는 915MHz의 UHF(for ISO 18000-6)에서는 28.9%, 2.45GHz의 마이크로파 대역 (for ISO 18000-4)에서는 15.3%의 전력변환효율을 보여, 915MHz에서 26.3%와 26.8%, 2.45GHz에서 13.2%와 12.6%의 전력변환효율을 보인 비교된 기존의 두 정류기에 비해 보다 개선된 전력변환효율을 보였다. 따라서 제안한 정류기는 다양한 종류의 RFID 시스템의 태그 칩 구동을 위한 범용 정류기로 사용될 수 있을 것이다.

• 한국컴퓨터산업학회논문지
• /
• 제3권7호
• /
• pp.921-926
• /
• 2002

B+-Tree는 데이터베이스 관리 시스템에서 대용량의 데이터를 효율적으로 관리하기 위해서 가장 널리 사용되는 인덱스이다. 하지만 기존의 B+-Tree는 데이터베이스를 처음 구성할 때나, 인덱스를 새로 구성할 시, 많은 DISK/IO가 발생하고, 삭제 연산이 빈번할 시에는 색인 구조 변경연산이 많이 발생하여 동시성이 떨어진다는 단점이 있다. 이러한 문제점을 해결하기 위해서 대부분의 데이터베이스 시스템에서는 일괄구성과 지연삭제를 이용한다. 하지만 일괄구성 및 지연(Lazy) 삭제 방법을 적용한 B+-Tree를 데이터 베이스 관리 시스템에 적용 하려면 동시성 제어 및 회복 기법이 필수적으로 요구되지만, 이에 대한 연구가 미흡하여 실제 시스템에 적용하기에는 문제가 있다. 본 연구에서는 일괄구성과 지연삭제 방법을 적용한 B+-Tree를 실제 데이터베이스 시스템에 적용할 수 있도록 동시성 및 회복기법을 제안했다. 제안기법은 트랜잭션 Pending 리스트를 사용하여 연속적인 철회(Cascade Rollback)가 발생하지 않고, 재구성시 베이스 테이블에 대한 삽입, 삭제를 가능하게 하여 동시성을 높였으며, 시스템 Queue를 사용하여 일괄구성 연산을 사용자의 트랜잭션에서 수행하지 않고 따로 시스템 트랜잭션으로 처리하여 사용자의 트랜잭션의 응답시간을 줄였다.

• 대한전자공학회논문지SD
• /
• 제49권3호
• /
• pp.8-14
• /
• 2012

이 논문에서는 $Radix-4^2$알고리즘을 사용한 저면적 FFT 구조를 제안한다. 큰 point의 FFT는 여러 개의 직렬연결 스테이지로 구성되는데, $Radix-4^2$알고리즘을 사용하면 매 2 스테이지마다 곱셈 종류의 수가 3인 스테이지가 생긴다. 이 사실을 이용하여 곱셈 연산 종류의 수가 3인 스테이지의 구현 면적을 줄이는 구조를 제안하였다. 예를 들면 4096-point FFT는 6개의 스테이지로 구성되는데 $Radix-4^2$ 알고리즘을 사용하면 3개의 스테이지가 곱셈연산 종류의 수가 3이다. 이 3개의 스테이지의 곱셈 연산 하드웨어는 CSD(Canonic Signed Digit) 계수 방식과 CSS(Common Sub-expression Sharing) 기술을 사용하여 구현면적 감소시킬 수 있었다. 제안된 방식을 사용하여 256-point FFT 구조를 설계하여 Verilog-HDL 코딩하였다. 또한 tsmc $0.18{\mu}m$ CMOS 라이브러리를 사용하여 합성하여 구현한 결과 $1.971mm^2$의 cell area를 얻었다. 이와 같은 합성 결과는 기존 구조와 비교하여 약 23%의 cell area 감소 효과를 보였다.

• 한국통신학회논문지
• /
• 제29권8A호
• /
• pp.962-971
• /
• 2004

본 논문에서는 모드매칭법을 이용하여 구형 도파관 내부에 금속의 Half cylinder에 의한 산란 특성을 해석하는 수치적 해석법을 제시하였고, Half cylinder의 반경 변화와 회전에 따른 산란 특성을 계산하였다. 또한, 제안된 방법이 일반산란계수법과 연계되었을 때 여러 개의 Half cylinder가 위치한 경우에도 적용 가능함을 보였다. 2 pole 필터의 계산 결과로부터 Half cylinder의 회전에 따라 공진 주파수의 조정이 가능함을 알 수 있었다. 계산 결과는 HFSS의 결과와 비교하여 잘 일치하였다. 본 논문에서 제시한 구조와 해석법은 튜닝 소자로 금속의 Half cylinder를 사용하는 도파관 관련 부품의 설계에 쉽게 이용될 수 있다.