• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.808-816
• /
• 2016

As the number of CPU/GPU cores and IPs in SOC increases and applications require explosive memory bandwidth, simultaneously achieving good throughput and fairness in the memory system among interfering applications is very challenging. Recent works proposed priority-based thread scheduling and channel partitioning to improve throughput and fairness. However, combining these different approaches leads to performance and fairness degradation. In this paper, we analyze the problems incurred when combining priority-based scheduling and channel partitioning and propose dynamic priority thread scheduling and adaptive channel partitioning method. In addition, we propose dynamic address mapping to further optimize the proposed scheme. Combining proposed methods could enhance weighted speedup and fairness for memory intensive applications by 4.2% and 10.2% over TCM or by 19.7% and 19.9% over FR-FCFS on average whereas the proposed scheme requires space less than TCM by 8%.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2005년도 전력전자학술대회 논문집
• /
• pp.313-316
• /
• 2005

본 논문은 대용량 진력변환장치인 멀티-레벨 인버터 시스템에서 출력 전압가변이 손쉬운 HBML(H-Bridge Multi-Level) 인버터의 Master와 Cell 제어기 구성에 관한 것이다. HBML 인버터는 각각의 단위 Cell을 저압에서 사용하는 인버터로 구성하면, 구조적으로 풀-브릿지(Full-Bridge) 인버터를 캐스케이드 방식으로 연결하여 고압출력을 얻을 수 있는 토폴로지이다. 시스템에서 Master와 Cell의 제어 처리를 한곳에 집중하지 않는 분산 제어 방식을 적용하여 통신 Data를 최적화하도록 구성하고, 이를 바탕으로 두 제어기를 고성능 원-칩(One-Chip) DSP로만 설계하였다. 모든 외부 모듈을 내장한 CPU로 제어기가 구성될 경우, 외부 노이즈에 강하며, 추가되는 하드웨어 결선을 최소화할 수 있다. 본 논문에서는 HBML 인버터 출력 생성 시 반드시 요구되는 출력 PWM 동기 및 위상전이(Phase Shift)를 각 제어기 자체에 내장된 모듈만을 이용해서 구현하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 춘계학술발표대회
• /
• pp.33-36
• /
• 2012

Mobile 기술이 발달되면서 사용자의 요구도 많이 늘어나고 있는 추세이다. 그 중 기존 TFT LCD와는 다른 AMOLED가 각광을 받고 있는 상태이며 AMOLED의 여러 가지 장점으로 인해 Mobile 환경에서 많이 사용하고 있다. 하지만 AMOLED는 색상 에 따라 전류 소모가 차이가 나며 이에 따라 S/W 적으로 밝기에 대해 Battery 보상 알고리즘을 적용할 수 없다. 즉 S/W 적으로 현재 화면의 색상을 판단할 수가 없는 상황이며 이로 인해 AMOLED LCD를 사용하는 모든 Mobile Device는 Battery Gauge을 위해 전용 Gauge IC Chip을 사용할 수 밖에 없는 실정이며 이로 인해 제품 비용 및 실장에 어려움이 생기고 있다. 일반적으로 대부분의 Mobile CPU는 내부에 ADC Controller를 내장하고 있으며 AMOLED를 사용할 경우 내부의 ADC Controller를 사용할 수 가 없게 된다. 본 논문은 AMOLED의 색상에 따른 보상 알고리즘을 S/W 적으로 LCD Framebuffer Law Data를 이용하여 색상 보정을 함으로써 Mobile 환경에 좀 더 알맞은 AMOLED를 적용하기 위해 작성이 되었다.

• 한국작물학회:학술대회논문집
• /
• 한국작물학회 2020년도 춘계학술대회
• /
• pp.120-120
• /
• 2020

Based on the simple sequence repeat (SSR) marker, a Korean wheat core collection were established with 616 wheat accessions. Among them, the SNP genotyping for the entire genome was performed using DNA chip array to clarify the whole genome SNP profiles. Consequently, a total of 35,143 SNPs were found and we re-established a mini-core collection with 247 accessions. Population diversity and phylogenetic analysis revealed genetic diversity and relationships from the mini core set. In addition, genome-wide association study (GWAS) was performed on 19 phenotypic traits; ear type, awn length, culm length, ear length, awn color, seed coat color, culm color, ear color, loading, leaf length, leaf width, seeding stand, cold damage, weight, auricle, plant type, heading stage, maturation period, upright habit, and degree of flag leaf. The GWAS was performed using the fixed and random model circulating probability unification (FarmCPU), which identified 14 to 258 SNP loci related to 19 phenotypic traits. Our study indicates that this Korean wheat mini-core collection is a set of germplasm useful for basic and applied research with the aim of understanding and exploiting the genetic diversity of Korean wheat varieties.

• 정보처리학회논문지D
• /
• 제11D권1호
• /
• pp.11-22
• /
• 2004

최근 들어 계속되는 램 가격 하락으로 인해 대용량의 램을 사용하는 주기억장치 데이터베이스 시스템의 구축이 실현 가능하게 되었다. 주기억장치 데이터베이스는 여러 다양한 실시간 응용 분야를 위해 사용되며, 매년 CPU 속도가 60％ 정도 증가되고, 메모리 속도가 10% 증가되는 현실에서, 케쉬 미스(Cache miss)를 얼마나 줄이느냐 하는 문제가 주기억장치 데이터베이스의 검색 성능 측면에서 가장 중요한 문제로 대두되고 있다. 본 논문에서는 이러한 환경을 고려한 실시간 모바일 GIS응용을 위한 주기억장치 데이터베이스 시스템을 설계 및 구현한다. 본 시스템은 크게 PDA를 사용하는 모바일 사용자를 위한 인터페이스 관리기와 가상 메모리 기법을 사용해 전체 데이터를 주기억장치에 상주시키며 관리하는 주기억 데이터 관리기, 공간 및 비 공간 질의를 처리하는 질의처리기, 새롭게 제시하는 공간 데이터를 위한 MR-트리 인덱스와 비 공간 데이터를 위한 T-트리 인덱스 구조를 관리하는 인덱스 관리기, 데이터를 디스크에 저장하기 위한 GIS 서버 인터페이스로 구성된다. 새롭게 제시하는 공간 인덱싱을 위한 MR-트리는 노트 분할이 발생될 경우, 입력 경로 상에 하나 이상의 빈 엔트리를 지니는 노드가 존재할 경우에만, 노드 분할을 상위로 전송한다. 그러므로 중간 노드들은 항상 100%에 가깝게 채워져 있게 된다. 본 논문의 실험 결과, 2차원의 MR-트리는 기존의 R-트리에 비해 2.4배 이상의 빠른 검색 속도를 나타냈다. 한편, 주 기억 데이터 관리기는 가상 메모리 제공을 위해 전체 벡터 데이터 및 MR-트리, T-트리, 데이터 객체 텍스트 정보를 페이지 단위로 분할하여 관리하고, 간접 주소 기법을 사용하여 디스크로부터의 재 로딩시 발생할 수 있는 문제점을 제거하였다.

• 한국통신학회논문지
• /
• 제10권5호
• /
• pp.209-217
• /
• 1985

본 논문은 리드-뮬러 코드의 인코더 및 디코더의 설계에 관하여 체계화 시켰으며, 이러한 코드는 [J/2]개 이하의 에러를 정정할 수 있다. 리드-뮬러 코드의 해석을 이용하여, (15, 11) 리드-뮬러 코드에 대하여 순환 성질을 이용하여 인코더를 설계하고, 다수 논리 결정자 방법에 의해 디코더를 설계하였다. 또, 이러한 코드에 대해 Weight 분포 및 Performance를 구하였다. 마이크로 컴퓨터의 CPU와 Memory를 이용하기 위해 8255를 이용한 인터페이스 회로와 인코더 및 디코더를 설계, 제작하여 직접 인터페이스 시켜 실험을 하였다. 실험한 결과 한개의 에러를 완벽히 정정하였고, 한개의 정보를 수행하는데 소요되는 시간은 약 70u sec임을 알 수 있었다. 특히 (15, 11), (15, 5) 리드-뮬러 코드는 채널 에러가 $10^{-6}$~$10^{-4}$ 인 곳에 적합함을 보였다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2006년도 6th International Meeting on Information Display
• /
• pp.647-650
• /
• 2006

Low temperature polycrystalline silicon (LTPS) technology using a high power laser have been widely applied to thin film transistors (TFTs) for liquid crystal, organic light emitting diode (OLED) display, driver circuit for system on glass (SOG) and static random access memory (SRAM). Recently, the semiconductor industry is continuing its quest to create even more powerful CPU and memory chips. This requires increasing of individual device speed through the continual reduction of the minimum size of device features and increasing of device density on the chip. Moreover, the flat panel display industry also need to be brighter, with richer more vivid color, wider viewing angle, have faster video capability and be more durable at lower cost. Kornic Systems Co., Ltd. developed the $KORONA^{TM}$ LTP/GLTP series - an innovative production tool for fabricating flat panel displays and semiconductor devices - to meet these growing market demands and advance the volume production capabilities of flat panel displays and semiconductor industry. The $KORONA^{TM}\;LTP/GLTP$ series using DPSS laser and XeCl excimer laser is designed for the new generation of the wafer & FPD glass annealing processing equipment combining advanced low temperature poly-silicon (LTPS) crystallization technology and object-oriented software architecture with a semistandard graphical user interface (GUI). These leading edge systems show the superior annealing ability to the conventional other method. The $KORONA^{TM}\;LTP/GLTP$ series provides technical and economical benefits of advanced annealing solution to semiconductor and FPD production performance with an exceptional level of productivity. High throughput, low cost of ownership and optimized system efficiency brings the highest yield and lowest cost per wafer/glass on the annealing market.

• 한국전자통신학회논문지
• /
• 제12권2호
• /
• pp.273-280
• /
• 2017

트랜지트터의 대용량 집적 기술이 발전함에 따라 다수의 CPU를 하나의 칩에 구현하게 되었으며, 시스템의 요구사항을 맞추기 위하여 클럭 주파수는 점점 더 빨라지고 있다. 그러나 클럭 주파수를 증가시키는 것은 클럭 동기화 같은 시스템의 오동작을 일으키는 문제들을 유발시킬 수 있으므로 디지털 칩 설계 시에 불안정 상태 문제를 피하는 것이 아주 중요하다. 본 논문에서는 80nm CMOS 공정으로 설계된 D-FF을 사용하여 온도, 전원, 전달 게이트의 크기에 따라 Hspice의 이분법을 사용하여 불안정상태 구간을 측정한다. 모의 실험 결과에서 불안정상태 구간은 온도와 전원 전압의 증가에 따라 조금 증가하였지만, 전달 게이트의 면적에 대해서는에 포물선 모양으로 비례하고 있으며, 전달 게이트의 P 형과 N 형 트랜지스터의 비율이 4:2 일 때 불안정상태 구간이 최소가 되는 것을 확인하였다.

• 전자공학회논문지C
• /
• 제36C권9호
• /
• pp.1-12
• /
• 1999

본 논문에서는 GMS30C2132마이크로프로세서에 DSP연산을 위하여 128K bytes EPROM과 4K bytes SRAM을 내장하고, 이 과정에서 내/외부 메모리 인터페이스 부분이 프로세서와 1싸이클 엑세스가 이루어지도록 버스 제어 인터페이스 구조를 설계하였다. 내장된 128Kbytes EPROM은 메모리 구조 및 데이터 정렬에 따른 동작을 위해 새로운 데이터 확장 인터페이스 구조와 테스트를 위한 인터페이스 구조를 제안하였으며, 내장된 4K bytes SRAM은 프로세서와 인터페이스를 할 때 DSP 고속 연산에 활용하기 위해 메모리 스택으로써의 이용과 명령어 캐쉬와의 인터페이스, 가변 데이타 크기 제어, 모듈로 4Kb의 어드레싱이 가능한 구조를 채택하여 설계하였다. 본 논문의 새로운 구조 적용으로 내장EPROM, SRAM에서 평균 메모리 엑세스 속도가 종전의 40ns에서 20ns로 감소하였고, 가변 데이타 버스 인터페이스 제어로 프로그램 처리 속도가 2배로 개선되었다.

• 한국컴퓨터정보학회논문지
• /
• 제14권10호
• /
• pp.23-29
• /
• 2009

본 논문에서는 임베디드 네트워크 기술 교육용 시스템 설계를 제시하였다. 본 논문에서 제시한 교육용 임베디드 네트워크 실습장비는 사용자가 인터넷 환경에서 네트워크 구성과 임베디드 네트워크 프로그래밍 실습 교육을 할 수 있도록 설계 및 구현되었다. 네트워크 기술 교육용 시스템 설계를 임베디드 환경에서 이더넷 인터페이스를 바탕으로 제시하였다. 개발 환경으로는 PXA255를 CPU로, 디버깅 환경은 ADSv1.2를, RTOS는 uC/OS276를, 개발 언어는 C언어를 사용하였다. 교육 환경으로는 Ping 프로그램을 제공하여 실습생으로 하여금 컴파일 및 로딩이후 데모 동작을 우선 실행하도록 하였다. 이후 이의 데모 기능의 프로그래밍 기술을 교육하기 위해 단계별로 교육시키도록 하였다. 즉, ARP 프로그래밍 기법을 다룬 후 IP 기반위에서 ICMP 프로그래밍 기법의 프로그래밍을 완성하도록 하였다.