• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.46-53
• /
• 2003

본 논문에서는 트랜지스터의 게이트-소스 전압에 따른 소자의 이동도 감소 현상으로 생기는 OTA의 선형성 감소를 보상하기 위한 새로운 선형 OTA론 설계하고, 이것을 9차 베셀 필터에 응용한다. 제안된 OTA의 입력단은 선형(triode) 영역에서 동작하는 트랜지스터와 subthreshold 영역에서 동작하는 트랜지스터가 병렬로 연결된 구조를 가진다. 이 구조는 이동도 감소 현상에 의한 3차 고조파 성분을 상쇄시키므로, 보다 넓은 입력 범위를 가지면서 개선된 선형성을 유지할 수 있는 OTA 회로의 구현이 가능하다. 제안한 OTA는 ±0.8V의 입력 범위 내에서 ±0.32%의 트랜스컨덕턴스(Gm) 변화율을 갖고 총 고조파 왜곡(THD)은 -60㏈ 이하이다. 제안된 OTA를 적용한 9차 베낄 필터는 공급전압 3.3V를 갖는 0.35㎛ n-well CMOS 공정으로 구현되었으며, 필터의 차단주파수는 8㎒, 전력소비는 65mW로 동작하였다.

• 대한전자공학회논문지SD
• /
• 제47권1호
• /
• pp.52-59
• /
• 2010

본 논문에서는 고해상도 및 고속 카메라용 column-wise Cyclic ADC 기반의 이미지 센서를 제안한다. 제안된 센서는 면적 및 전력 소모를 최소화 하기 위해 내부 블록에 사용되는 operational transconductance amplifier (OTA) 및 capacitor를 공유하는 기법을 사용하였다. 제안된 ADC는 QVGA급 화소의 이미지 센서로 프로토타입 칩을 제작하여 검증되었다. 측정결과, 최대 프레임 레이트는 120 fps 이며, 전력소모는 130 mW 이다. 전원 전압은 3.3 V가 공급되었고, 프로토타입은 $4.8\;mm\;{\times}\;3.5\;mm$의 실리콘 면적을 차지한다.

• 한국인터넷방송통신학회논문지
• /
• 제15권5호
• /
• pp.201-206
• /
• 2015

본 논문에서는 연산 트랜스컨덕턴스 증폭기를 기반으로 하여 차단주파수 대역의 조정이 가능한 3-입력와 1-출력단을 갖는 Gm-C필터가 제안되었다. 제안된 필터는 대역통과, 저역통과 및 고역통과의 다기능 필터 특성을 갖는다. 구현된 필터의 중심주파수($f_c$)와 특성요소(Q)값은 다른 필터특성의 변형없이 독립적으로 조정이 가능할 수 있음을 확인하였다. 또한 전체 시스템에 영향을 줄 수 있는 다양한 파라미터들과 기생요소들에 대한 감도특성과 비이상성분석이 수행되었다. 제안된 필터를 CMOS 소자로 구현하기 위하여 1.8V-0.18um 공정파라미터를 사용하였고 HSPICE를 활용하여 특성을 분석한 결과와 기 정리된 이론값들과 비교하여 나타내었다.

• 한국정보통신학회논문지
• /
• 제21권2호
• /
• pp.345-352
• /
• 2017

본 논문에서는 전원전압 1V에서 동작하는 산소 및 과산화수소 기반의 혈당전류를 측정할 수 있는 통합형 정전압분극장치를 설계하고 제작하였다. 정전압분극장치는 저전압 OTA, 캐스코드 전류거울 그리고 모드 선택회로로 구성되어 있다. 정전압분극장치는 산소 및 과산화수소 기반에서 혈당의 화학반응으로 발생하는 전류를 측정할 수 있다. OTA의 PMOS 차동 입력단의 바디에는 순방향전압을 인가하여 문턱전압을 낮추어 낮은 전원전압이 가능하도록 하였다. 또한 채널길이변조효과로 인한 전류의 오차를 줄이기 위해 캐스코드 전류거울이 사용되었다. 제안한 저전압 정전압분극장치는 Cadence SPECTRE를 이용하여 설계하였으며, 매그나칩 $0.18{\mu}m$ CMOS 공정을 이용하여 제작되었으며 회로의 크기는 $110{\mu}m{\times}60{\mu}m$이다. 전원전압 1.0V에서 소모전류는 최대 $46{\mu}A$이다. 페리시안화칼륨($K_3Fe(CN)_6$)을 사용하여 제작된 정전압분극장치의 성능을 확인하였다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.318-321
• /
• 2016

IoT 산업이 빠르게 성장하면서 전원 관리 집적회로의 중요성이 부각되고 있다. 본 논문에서는 리플 Subtractor, 피드 포워드 커패시터, OTA를 이용한 LDO 구조를 제안한다. 이를 통해 10MHz가 넘는 고주파 영역에서도 -40dB 이상 높은 전원 전압 제거비(PSRR)를 얻었다. 설계된 Low-Dropout(LDO) 레귤레이터는 $0.18{\mu}m$ CMOS 공정에서 설계되었으며 시뮬레이션 결과 PSRR은 부하 전류 40mA, 500kHz에서 -73.4dB다. 최대 구동 가능 전류는 40mA이다.

• 전자공학회논문지
• /
• 제50권6호
• /
• pp.91-98
• /
• 2013

생체자기신호 측정을 위해 고인덕턴스 코일과 계측 증폭기를 내장한 자기센서칩을 $0.18{\mu}m$ CMOS공정으로 제작하였다. 생체자기신호를 측정하기 적합한 감도와 대역폭을 가지는 고인덕턴스 코일센서를 전자기장 시뮬레이션 프로그램으로 설계하였으며, 온칩에 구현하기 위해 트렌스컨덕턴스 감쇄방법 적용한 low gm OTA를 구현하였다. 자기센서칩의 출력신호 감도는 $3.25fT/{\mu}V$이며, output reference noise는 21.1fT/${\surd}$Hz이다. 계측 증폭기부분은 current feedback 기반으로 설계되었으며, 자기 신호 잡음을 줄이기 위해서 0.5~5kHz의 대역의 BPF를 설계하였다. MPW칩 테스트에서 common mode rejection ratio(CMRR)는 117.5dB로 측정하였으며, input reference noise가 $0.87{\mu}V$ 이하로 유지되도록 설계하였다.

• 전자공학회논문지SC
• /
• 제42권5호
• /
• pp.43-50
• /
• 2005

본 논문에서는 체성분 측정기용 저 전력 다중 대역을 가지는 Gm-C 대역통과 필터의 IC화 설계방법에 대해 기술하였다. 제안된 대역통과 필터는 제어 신호에 의해 3개의 중심 주파수(20 KHz, 50 KHz, 100 KHz)에서 동작한다. 칩 면적을 최소화하기 위해 간단한 주파수 튜닝회로가 사용되었으며 전력 소모를 줄이기 위해 OTA(operational transconductance amplifier)가 sub-threshold region에서 동작한다. 제안된 대역통과 필터는 0.35 um 2-poly 3-metal 표준 CMOS 공정을 이용하여 구현하였다. 칩 면적은 $626.42um\;{\times}\;475.8um$이며 전력 소모는 주파수가 100 KHz일 때 700 nW이다.

• 전자공학회논문지
• /
• 제53권10호
• /
• pp.34-39
• /
• 2016

본 논문에서는 체내 이식용 신경 신호 기록 장치를 위한 저전압 저전력 아날로그 front-end 집적회로를 설계하였다. 제안된 집적 회로는 1 Hz에서 5 kHz 주파수 대역에 존재하는 신경 신호를 처리하기 위해 저잡음 neural 증폭기와 대역폭 조절이 가능한 능동 bandpass 필터로 구성되어 있다. Neural 증폭기는 우수한 잡음 특성을 위해 source-degenerated folded-cascode 연산증폭기를 기반으로 하여 설계하였고, 능동 필터의 경우 저전력의 current-mirror 연산증폭기를 이용하여 설계하였다. 능동 필터의 high-pass cutoff 주파수는 1 Hz에서 300 Hz까지 제어가 가능하며, low-pass cutoff 주파수는 300 Hz에서 8 kHz까지 제어가 가능하다. 전체 아날로그 front-end 회로는 53.1 dB의 전압 이득 성능과 1 Hz에서 10 kHz 대역에 대해서 $4.68{\mu}Vrms$의 입력 잡음 성능과 3.67의 noise efficiency factor 성능을 보인다. $18-{\mu}m$ CMOS 공정을 이용하여 설계를 하였고 1-V 전원에서 $3.2{\mu}W$의 전력 소모 성능을 갖는다. 칩 레이아웃 면적은 $0.19 mm^2$ 이다.