• 센서학회지
• /
• 제30권4호
• /
• pp.223-228
• /
• 2021

This work presents a low-power CMOS image sensor (CIS) with a multi-column-parallel (MCP) readout structure while focusing on improving its performance compared to previous works. A delta readout scheme that utilizes the image characteristics is optimized for the MCP readout structure. By simply alternating the MCP readout direction for each row selection, additional memory for the row-to-row delta readout is not required, resulting in a reduced area of occupation compared to the previous work. In addition, the bias current of a pre-amplifier in a successive approximate register (SAR) analog-to-digital converter (ADC) changes according to the operating period to improve the power efficiency. The prototype CIS chip was fabricated using a 0.18-㎛ CMOS process. A 160 × 120 pixel array with 4.4 ㎛ pitch was implemented with a 10-bit SAR ADC. The prototype CIS demonstrated a frame rate of 120 fps with a total power consumption of 1.92 mW.

• 센서학회지
• /
• 제23권2호
• /
• pp.87-93
• /
• 2014

In this paper, we propose a block-based low-power complementary metal oxide semiconductor (CMOS) image sensor (CIS) with a simple pixel structure for power efficiency. This method, which uses an additional computation circuit, makes it possible to reduce the power consumption of the pixel array. In addition, the computation circuit for a block-based CIS is very flexible for various types of pixel structures. The proposed CIS was designed and fabricated using a standard CMOS 0.18 ${\mu}m$ process, and the performance of the fabricated chip was evaluated. From a resultant image, the proposed block-based CIS can calculate a differing contrast in the block and control the operating voltage of the unit blocks. Finally, we confirmed that the power consumption in the proposed CIS with a simple pixel structure can be reduced.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.20-27
• /
• 2011

모바일 기기에 장착되는 CMOS 이미지 센서(CIS) 칩은 배터리 용량의 한계로 인해 저전력 소모를 요구한다. 본 논문에서는 전력소모를 줄일 수 있는 데이터 플립플롭 회로와 새로운 저전력 구조의 Single-Slope A/D Converter(SS-ADC)를 사용한 이미지 센서를 설계하여 모바일 기기에 사용되는 CIS 칩의 전력 소모를 감소시켰다. 제안하는 CIS는 $2.25um{\times}2.25um$ 면적을 갖는 4-Tr Active Pixel Sensor 구조를 사용하여 QVGA($320{\times}240$)급 해상도를 갖도록 설계되었으며 0.13um CMOS 공정에서 설계되었다. 실험 결과, CIS 칩 내부의 SS-ADC 는 10-b 해상도를 가지며, 동작속도는 16 frame/s 를 만족하였고, 전원 전압 3.3V(아날로그)/1.8V(Digital)에서 25mW의 전력 소모를 보였다. 측정결과로부터 제안된 CIS 칩은 기존 CIS 칩에 비해 대기시간동안 약 22%, 동작시간동안 약 20%의 전력이 감소되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권4호
• /
• pp.270-274
• /
• 2006

A color filter array (CFA) helps a single electrical image sensor to recognize color images. The Red-Green-Blue (RGB) Bayer CFA is commonly used, but the amount of the light which arrives at the photodiode is attenuated with this CFA. Red-White-Blue (RWB) CFA increases the amount of the light which arrives at photodiode by using White (W) pixels instead of Green (G) pixels. However, white pixels are saturated earlier than red and blue pixels. The pseudo multiple capture scheme and the corresponding RWB CFA were proposed to overcome the early saturation problem of W pixels. The prototype CMOS image sensor (CIS) was fabricated with $0.35-{\mu}m$ CMOS process. The proposed CIS solves the early saturation problem of W pixels and increases the dynamic range.

• 한국항공우주학회지
• /
• 제35권5호
• /
• pp.460-465
• /
• 2007

본 논문은 과학기술위성2호 핵심우주기술시험용 탑재체 중 하나인 정밀디지털 태양센서(FDSS)의 개발에 관한 것이다. 정밀 디지털 태양센서는 국내에서 CMOS-Image sensor(CIS)를 이용한 최초의 디지털 태양센서로서, 성능시험과 우주환경시험을 거쳐 비행모델 개발이 완료되었다. 본 논문은 FDSS 구성과 광학부 설계결과 및 태양광의 광학적 특성 분석결과, 그리고 Solar simulator를 이용한 보정결과 관하여 기술한다.

• 한국산학기술학회논문지
• /
• 제8권3호
• /
• pp.513-521
• /
• 2007

최근 소형 이동단말기 시장에서 멀티미디어 기능 중에서 카메라 기능은 필수 항목으로 자리 잡았다. 그러나 많은 SoC들 중에서는 아직도 카메라 인터페이스를 지원하지 않는 경우가 많아 저 가격으로 임베디드 기기를 구현하고자 하는 경우 많은 애로사항이 따르게 된다. 따라서 본 논문에서는 임베디드 시스템에서 필수 기능으로 자리 잡은 카메라 인터페이스가 없는 경우 쉽게 카메라를 지원할 수 있는 방안을 제시 하였다. 이를 위하여 CMOS Image Sensor(CIS)를 사용하여 그 인터페이스를 구현하고 디바이스 드라이버를 작성함으로써 간단히 임베디드 시스템에서 CIS를 지원할 수 있는 방안을 제시 하였다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.50-57
• /
• 2008

본 논문에서는 CMOS image sensor(CIS)에서 사용될 수 있는 고 효율 charge pump를 제안하였다. 제안된 charge pump는 CIS의 동작 특성을 활용하여 switching loss 및 reversion loss를 최소화하여 고 효율 동작을 실현하였다. 즉, CIS 픽셀 동작 구간에 따라 local clock driver, 펌핑 커패시터, 그리고 charge 전달 switch의 크기를 역동적으로 조절함으로써 switching loss 를 최소화하였다. 또한, schmitt trigger를 채용한 tri-state local clock driver를 이용하여 non-overlapping 구간이 충분히 확보된 local clock을 공급할 수 있게 함으로써 reversion loss를 최소화하였다. 0.13-um CMOS 공정을 이용한 시뮬레이션 비교 결과, 제안된 charge pump는 구동 전류가 없는 조건에서 기존 구조에 비해 최대 49.1% 전력 소모를 개선하였으며, 구동 전류가 최대인 조건에서는 19.0% 전력 소모를 개선할 수 있었음을 확인하였다.

• 센서학회지
• /
• 제26권2호
• /
• pp.85-90
• /
• 2017

A wide dynamic range (WDR) CMOS image sensor (CIS) was developed with a specialized readout architecture for realizing high-sensitivity (HS) and low-sensitivity (LS) reading modes. The proposed pixel is basically a three-transistor (3T) active pixel sensor (APS) structure with an additional transistor. In the developed WDR CIS, only one mode between the HS mode for relatively weak light intensity and the LS mode for the strong light intensity is activated by an external controlling signal, and then the selected signal is read through each column-parallel readout circuit. The LS mode is implemented with the column capacitors and a feedback structure for adjusting column capacitor size. In particular, the feedback circuit makes it possible to change the column node capacitance automatically by using the incident light intensity. As a result, the proposed CIS achieved a wide dynamic range of 94 dB by synthesizing output signals from both modes. The prototype CIS is implemented with $0.18-{\mu}m$ 1-poly 6-metal (1P6M) standard CMOS technology, and the number of effective pixels is 176 (H) ${\times}$ 144 (V).

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.739-742
• /
• 2005

In this paper, an efficient detection algorithm for the flicker, which is caused by mismatching between light frequency and exposure time at CMOS image sensor (CIS), is proposed. The flicker detection can be implemented by specific hardware or complex signal processing logic. However it is difficult to implement on single chip image sensor, which has pixel, CDS, ADC, and ISP on a die, because of limited die area. Thus for the flicker detection, the simple algorithm and high accuracy should be achieved on single chip image sensor,. To satisfy these purposes, the proposed algorithm organizes only simple operation, which calculates the subtraction of horizontal luminance mean between continuous two frames. This algorithm was verified with MATLAB and Xilinx FPGA, and it is implemented with Magnachip 0.18 standard cell library. As a result, the accuracy is 95% in average on FPGA emulation and the consumed gate count is about 7,500 gates (@40MHz) for implementation using Magnachip 0.18 process.

• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.239-247
• /
• 2007

본 논문에서는 CIS(CMOS Image Sensor)와 GPS 모듈이 장착된 임베디드 시스템에 리눅스를 포팅하여, 리눅스 커널 상에 카메라와 GPS 모듈을 인식시켜 GPS 모듈로부터 GGA(Global positioning system fix data)문장을 획득하고 위치 정보를 CIS로부터 정지영상을 얻을 때 수신되는 위치 정보를 정지영상에 포함하는 것을 목적으로 한다. 임베디드 시스템을 위한 하드웨어를 구성하고 카메라 설치가 가능한 보드를 장착해서 리눅스 부트로더와 커 널을 포팅 한 후 CIS(CMOS Image Sensor) 제어 디바이스 드라이버와 GPS 모듈 디바이스 드라이버를 커널에 작동 가능하게 구현한다. GPS 모듈로부터 현재 위치의 위도와 경도 값을 문자열 형태로 획득하고, CIS로부터 초당 17 프레임의 영상을 획득하여, 한 프레임을 정지 영상으로 저장한다. 정지 영상에 위치 정보를 추가시켜 JPEG 압축을 하고 결과를 얻어 오는 임베디드 영상처리 시스템을 구현하였다.