• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.208-214
• /
• 2003

기존의 아날로그 제어방식과는 달리 디지털 제어 방식은 기본적으로 마이크로프로세서를 포함하고 있기 때문에 아날로그 제어방식에서는 할 수 없었던 DC-DC 컨버터 내부 파라미터에 대한 모니터링이 가능하며, 아날로그 제어방식에서는 처음의 사양에 의해 고정된 출력전압을 얻었지만 디지털 제어 방식에서는 PC와 DC-DC 컨버터의 통신을 통하여 사용자가 원하는 임의의 전압을 얻어낼 수 있고 원격제어가 가능하다. 또 한 PC와의 통신을 통해 원거리에 있는 DC-DC 컨버터에 정확한 전압이 출력되고 있는지를 알 수 있는 원격 감시도 할 수 있다. 본 논문에서는 DSP(TMS320C31)을 이용한 DC-DC 컨버터를 설계하기 위해 간단한 Buck 컨버터를 구성하였으며, Buck 컨버터는 15V 입력으로부터 DSP의 에뮬레이터를 이용하여 PC상에서 원격으로 0V에서 5V까지 다양한 출력 전압을 만들 수 있다. PWM의 듀티(Duty) 제어를 위한 제어기로써는 DSP를 이용하여 간단하면서도 가장 많이 사용되는 PID제어기 중에서 PD제어기를 사용하였으며, 이 디지털 제어방식 컨버터의 실용성을 검토하기 위해 과도상태의 특성과 정상 상태의 특성을 비교, 분석하여 본 논문에서 설계된 DC-DC 컨버터의 우수성을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 F
• /
• pp.2033-2036
• /
• 1997

In this paper, we proposed a novel current-fed DC-DC converter with multi-output. It has two winding reactor in series with the input source of the converter. By using the 2nd winding recycling the energy stored in the reactor to the input, the double-outputs DC-DC converter can be created, which makes it a good choice for a multi-output power supply with more outputs and has savings in cost and space. The steady state and dynamic characteristics of the converter are analyzed in detail by using the state space averaging method. It is found that the maximum value of $V_{o2}$ exists in the 2nd output and also during the MOSFET off period, the energy stored in the magnetizing inductance is reset through auxiliary winding $N_3$, so the duty cycle is restricted to 50%. Theoretical and experimental results were taken from the converter rated at switching frequency 50kHz. input voltage 50V. output voltage 5V. 12V and output power 65W. As a result, both results were well consistent. Therefore, it is varified the validity of the proposed converter in this paper.

• 전자공학회논문지
• /
• 제54권2호
• /
• pp.47-52
• /
• 2017

본 논문에서는 생체 신호 처리를 위한 중간 속도를 갖는 A/D 변환기 설계를 위하여 1.8V 전원의 CMOS SAR(Successive Approximation Register) A/D 변환기를 설계하였다. 본 논문에서 C-DAC Array의 MSB단을 4분할하여 선형성을 향상시킨 10비트 SAR A/D 변환기 설계를 제안한다. 아날로그 입력이 인가되는 MSB 단의 전하가 충전되는 시간을 확보하여 선형성을 높였다. MSB단이 아날로그 입력을 샘플링하는 블록이기 때문에 초기 값을 보다 정교하게 받아들이는 원리를 통해 선형성을 확보하였다. C-DAC에서 Split 커패시터를 사용하여 면적을 최소화하고, 전력을 감소시켰다. 제안된 SAR A/D 변환기는 0.18um CMOS 공정을 이용하여 설계하였고, 공급 전압 1.8V에서 4MS/s의 변환속도를 가지며, 7.5비트의 ENOB(Effective Number of Bit)이 측정되었다. $850{\times}650um^2$의 면적, 총 전력소모는 123.105uW이고, 170.016fJ/step의 FOM(Figure of Merit)을 확인할 수 있다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.31-40
• /
• 2009

본 논문은 SoC 전원 관리를 위한 고성능 DC-DC 부스트 변환기 설계에 관한 것이다. DC-DC 변환기에서 일반적으로 전하 축전용으로 사용되는 인덕터와 커패시터를 칩 안에 집적하기 위해 그 크기를 크게 감소시키고, 스위칭 주파수를 100MHz로 하였다. 고속 동작에서 전압 방식의 제어를 선택하여 신뢰성을 높였으며 적절한 주파수 보상으로 안정적인 동작 특성을 확보하였다. 설계한 DC-DC 변환기는 thick gate oxide 옵션이 포함된 0.18${\mu}m$ CMOS 표준 공정으로 제작하였다. 내부 필터 커패시터를 포함한 칩의 면적은 8.1$mm^2$ 이고, 제어기가 차지하는 면적은 1.15$mm^2$ 이다. 부하 전류 300mA 이상에 대하여 4V의 출력을 얻는 변환기의 최대 효율은 76% 이상, load regulation은 100mA의 변화에 대하여 0.012% (0.5mV) 의 특성을 갖는다.

• 자원리싸이클링
• /
• 제22권4호
• /
• pp.38-45
• /
• 2013

광미를 이용하여 다공성 세라믹 비드를 제조한 후 NOx/SOx 제거용 촉매 변환기로 응용하였다. 변환기 표면에 코팅처리된 촉매 지지체는 합성한 메조포러스 실리카(SBA-15)를 사용하였다. 다공성 세라믹 변환기의 내부 구조는 기공과 기공이 서로 연결되어 있는 3차원 망상구조이며 기공율은 80%로 나타났다. 또한, 촉매 변환기의 비표면적은 SBA-15 코팅 전 0.8 $m^2/g$에서 코팅처리 후에는 55 $m^2/g$으로 크게 증가하였다. NOx/SOx 제거 실험은 다공성 세라믹 촉매 변환기 표면에 $V_2O_5$와 $V_2O_5$, CuO를 함께 담지한 것으로 실시하였다. NOx 전환율은 $V_2O_5$/CuO 변환기가 $V_2O_5$ 변환기에 비해 약 10% 정도 높게 나타났다. 또한, $V_2O_5$/CuO 변환기는 반응온도 $350^{\circ}C$, 공간속도 10000 $h^{-1}$, 산소농도 5%에서 NOx 95%, SOx 90% 이상의 전환율을 각각 나타냈다.

• 전자공학회논문지T
• /
• 제36T권3호
• /
• pp.56-63
• /
• 1999

본 논문에서는 BF 컨버터의 Active PFC 시스템을 구성하고, 전력 변환시 입력 전류를 전원 전압과 동상인 정현파로 제어하며 직류 출력 전압을 제어하기 위한 PWM-PFM 제어 기법을 사용하여 역률을 개선하였다. FET와 IGBT를 이용하여 본 논문에서 제시한 Boost 컨버터와 인버터 회로를 구성하였고, 제안된 Boost 컨버터의 제어 회로는 마이크로프로세서 80C196으로 구성하였다. 또한 입력 전압이 30V이고, Boost 인덕터가 1.1 mH일 때 정격 출력은 전압 50V, 전류 IA, 듀티비 (Duty Ratio) 0.5 이상으로 하였다. 부하 저항의 변화에 따른 전압 변화를 PWM-PFM 제어 기법을 이용하여 제어하였고, 전류 성형 기법을 이용하여 역률이 0.96 가지 개선됨을 실험으로써 입증하였다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1012-1018
• /
• 2018

본 논문에서는 IoT 센서 처리를 위한 1.8V 공급전압의 CMOS SAR(Successive Approximation Register) A/D 변환기를 설계하였다. 본 논문에서 2개의 A/D 변환기를 병렬로 사용하여 샘플링 속도를 향상시킨 12비트 SAR A/D 변환기를 제안한다. 2개의 A/D 변환기 중 1개의 A/D 변환기는 12자리 비트를 모두 결정하고, 또 다른 A/D 변환기는 다른 A/D 변환기의 상위 6비트를 그대로 사용하여 전력소모와 스위칭 에너지를 최소화하였다. 두 번째 A/D 변환기는 상위 6비트를 결정하지 않기 때문에 컨트롤 회로와 SAR 로직이 필요하지 않아 면적을 최소화하였다. 또한 스위칭 에너지는 커패시터 용량과 C-DAC 내 전압 변화가 클수록 값이 커지는데 두 번째 A/D 변환기는 상위 6비트를 결정하지 않아 스위칭 에너지를 줄일 수 있다. 또한 커패시터 내 스플릿 커패시터 용량을 유닛 커패시터 용량과 동일하게 회로를 구성하여 C-DAC 내 공정오차를 줄일 수 있다. 제안하는 SAR A/D 변환기는 180nm CMOS 공정을 이용하여 설계하였고, 1.8V의 공급전압, 10MS/s의 변환속도, 10.2비트의 ENOB(Effective Number of Bit)이 측정되었다. 핵심 블록의 면적은 $600{\times}900um^2$, 총 전력소모는 $79.58{\mu}W$, FoM(Figure of Merit)는 6.716fJ/step로 확인할 수 있다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2003년도 춘계전력전자학술대회 논문집(1)
• /
• pp.62-65
• /
• 2003

We considered of the efficiency for the Buck+Half bridge converter This converter has advantages of applications for a low output voltage, a high output current and a wide input voltage. Developed the Buck converter ratings and the Half Bridge converter ratings are 36$\~$72V Input and 22V/5A output, 19$\~$24v input and 3.3V/30A output, respectively. Buck converter is operated with zero voltage switching process to reduce the switching losses. The 80.1 $\~$97.6$\%$ of the efficiency is measured at 18.4 $\mu$H output filter inductance of Buck convertor. In Half Bridge convertor, the 86$\~$96.4$\%$ of the efficiency is measured at 100kHz switching frequency with PQI core.

• Journal of Power Electronics
• /
• 제12권3호
• /
• pp.418-428
• /
• 2012

It is very important to improve the overall efficiency of systems with a source of power that has low-voltage high-current terminal characteristics such as fuel cells. A resonant converter is required for high efficiency systems. However, the peak value of the switches current is large in a resonant converter. This peak current requires a large number of switches and results in system failures. In this paper, an analysis and experiments of a resonant isolation push-pull converter are performed. A switching loss analysis is performed in order to compare losses between a resonant push pull converter and a hard switching push-pull converter. Specially, the conduction loss is studied based on the ratio between the resonant frequency and the switching frequency. In addition, a method for improving the efficiency is implemented with conventional HF insolation converters.

• 전자공학회논문지T
• /
• 제35T권1호
• /
• pp.48-58
• /
• 1998

본 논문은 센서에서 수반되는 기생용량과 온도 드리프트 및 누설전류의 영향을 경감하기 위한 C-V변환회로 및 C-V변환회로에 관한 실험결과를 제시하고, 또한 논문에서 제안한 센싱 주파수를 기준주파수로 나누어줌으로써 상기 영향들을 줄일 수 있는 새로운 인터페이스 회로를 제시한다 이 회로는 용량비의 출력신호를 디지털 방식으로 16진수로 계수 함으로써 신호의 전송이나 컴퓨터 처리가 쉬울 뿐 아니라 비트수의 증가에 따라 분해 능을 향상시킬 수 있는 이점도 있다. 시작한 인터페이스 회로의 C-V 및 C-F 변환회로에서 전원전압 4.0V, 피이드백 커패시턴스10pF, 압력 0∼10 KPa범위에서 감도는 각각 28 ㎷/㎪·V, -6.6 ㎐/㎩로서 양호하였고, 온도 드리프트 특성은 0.051 %F.S./℃ 및 0.078 %F.S./℃로서 크게 개선되었다.