• 대한전자공학회논문지SD
• /
• 제38권3호
• /
• pp.205-210
• /
• 2001

본 논문에서는 CMOS 로직과 pass-transistor logic(PTL)의 장점만을 가진 새로운 복합모드로직(Compound Mode Logic)을 제안하였다. 제안된 로직은 VLSI설계에서 중요하게 부각되고 있는 저전력, 고속 동작이 가능하며 실제로 전가산기를 설계하여 측정 한 결과 복합모드 로직의 power-delay 곱은 일반적인 CMOS로직에 비해 약 22% 개선되었다 제안한 복합모드 로직을 이용하여 고성능 32×32-bit 곱셈기를 설계 제작하였다. 본 논문의 곱셈기는 개선된 사인선택(Sign Select) Booth 인코더, 4-2 및 9-2 압축기로 구성된 데이터 압축 블록, 그리고 carry 생성 블록을 분리한 64-bit 조건 합 가산기로 구성되어 있다. 0.6um 1-poly 3-metal CMOS 공정을 이용하여 제작된 32×32-bit 곱셈기는 28,732개의 트랜지스터와 1.59×l.68 ㎜2의 면적을 가졌다. 측정 결과 32×32-bit 곱셈기의 곱셈시간은 9.8㎱ 이었으며, 3.3V 전원 전압에서 186㎽의 전력 소모를 하였다.

• 전자공학회논문지D
• /
• 제35D권10호
• /
• pp.107-115
• /
• 1998

피승수와 승수의 부호에 상관없이 빠른 이진곱셈을 수행할 수 있는 효과적인 방법으로서 Booth 알고리즘의 승수 비트-쌍 재코딩 알고리즘을 사용한다. 본 연구에서는 승수 비트-쌍 재코딩 알고리즘을 광특성에 적합하도록 변형 발전시킨 광곱셈 알고리즘과 기호치환 가산기로 구성된 고속의 광곱셈기의 구현을 제안한다. 특히, 기호치환 가산규칙을 듀얼-레일 논리로 부호화해서 이 논리의 보수가 언제나 존재하기 때문에 기호치환 가산기에서 이 논리의 보수가 시프트연산에 의해 쉽게 구할 수 있게 했다. 또한 시프트된 두 영상을 직렬 연결하여 중첩시키므로서 중첩영상을 얻고, 이 중첩영상을 마스크로 보내 기준영상을 인식하는 기호치환 시스템을 구성한다. 따라서 광곱셈기의 수동광소자의 수와 시스템의 크기를 줄여서 일반적인 광시스템과 비교하여 작은 시스템으로 구현한다.

• 전자공학회논문지C
• /
• 제35C권9호
• /
• pp.11-20
• /
• 1998

고속 복소수 연산장치는 채널등화, 동기신호 복원, 변조 및 복조 등 디지탈 통신 시스템의 기저대역 신호처리에 필수적인 기능블록이다. 본 논문에서는 redundant binary (RB) 연산과 radix-4 Booth recoding을 결합한 새로운 복소수 승산 알고리듬을 제안한다. 제안되는 복소수 승산 방법은 실수 승산기를 사용하는 기존의 방법과 비교하여 부분곱의 수를 반으로 감소시키며, 단순화된 병렬구조로 구현되므로 고속 동작 및 저전력 소모를 가능하게 한다. 제안된 알고리듬을 적용하여 10-bit operand를 갖는 prototype 복소수 승산-누적기(complex-number multiplier-accumulator ; CMAC) 코어를 0.8-㎛ N-Well CMOS 공정으로 설계, 제작하였다. 제작된 CMAC 칩은 18,000여개의 트랜지스터로 구성되며, 코어부분의 면적은 약 1.60 × 1.93 ㎟이다. 제작된 칩을 테스트 보드에 실장하여 특성을 평가한 결과, 전원전압 V/sub DD/=3.3-V에서 120-MHz의 속도로 동작함을 확인하였으며, 이때의 전력소모는 약 63-mW로 측정되었다.

• 한국정보통신학회논문지
• /
• 제8권6호
• /
• pp.1212-1217
• /
• 2004

타원곡선 암호시스템에서의 가장 큰 뼈대가 되는 연산은 스칼라 곱셈 연산이다. 이러한 타원 곡선유한체 내에서 유한체 곱셈과 유한체 나눗셈보다 한 계층 상위의 개념에서 수행되는 스칼라 곱셈의 구현은 주로 두배점-덧셈(double-and-add)이라는 방식이 많이 쓰였고 〔1, 최근에는 NAF(Non Adjacent Format) 〔2〕 알고리즘이 제안되었다. 본 논문에서는 radix4 Booth's 알고리즘을 응용하여 기존 방식보다 한 단계 더 효율적인 스칼라 곱셈 알고리즘을 제안하였다 기존의 double-and-add 알고리즘으로 처리하였던 스칼라 곱셈 방식을 개선한 새로운 네배점-덧셈(quad-and-add) 알고리즘을 유도한 다음, 이를 사용하기 위하여 새로운 네배점(point quadruple; quad( )) 연산을 유도하고 증명하였다. 유도한 수식들은 C 프로그램과 HDL을 사용하여 실제 계산에 응용하여 증명하였다. 제안된 타원곡선 스칼라 곱셈 방식은 타원곡선 암호시스템 응용 분야의 효율적이고 빠른 연산을 처리하는데 적용할 수 있다.

• 정보처리학회논문지A
• /
• 제14A권4호
• /
• pp.203-208
• /
• 2007

본 논문에서는 CMOS 다치 논리회로를 이용하여 $64{\times}64$ 비트 Modified Booth 곱셈기를 설계하였다. 설계한 곱셈기는 Radix-4 알고리즘을 이용하여 전류모드 CMOS 4치 논리회로로 구현하였다. 이 곱셈기는 트랜지스터 수를 기존의 전압모드 2진 논리 곱셈기에 비해 64.4% 감소하였으며, 내부 구조를 규칙적으로 배열하여 확장성을 갖도록 설계하였다. 설계한 회로는 2.5V의 공급전압과 단위전류 $5{\mu}A$를 사용하여, $0.25{\mu}m$ CMOS 기술을 이용하여 구현하였으며 HSPICE를 사용하여 검증하였다. 시뮬레이션 결과, 2진 논리 곱셈기는 $7.5{\times}9.4mm^2$의 점유면적에 9.8ns의 최대 전달지연시간과 45.2mW의 평균 전력소모 특성을 갖는 반면, 설계한 곱셈기는 $5.2{\times}7.8mm^2$의 점유면적에 11.9ns의 최대 전달지연시간과 49.7mW의 평균 전력소모 특성으로 점유면적이 42.5% 감소하였다.

• 한국정보통신학회논문지
• /
• 제11권3호
• /
• pp.563-569
• /
• 2007

모바일 통신 서비스의 발전과 반도체 기술의 발달로 모바일 기기에 멀티미디어 서비스와 2D/3D 게임과 같이 고수준의 그래픽 처리를 필요로 하는 콘텐츠가 가능하게 되었다. 모바일 기기는 특성상 더욱 작은 칩 면적과 저전력 소비의 조건이 만족되어야 하며, 본 논문에서는 이러한 모바일 기기에 적용 가능한 2D/3D 벡터 그래픽 처리용 부동소수점 절사형 승산기를 설계한다. 본 논문의 승산기는 기본적으로 radix-4 Booth 인코딩을 적용하고, 면적과 전력소모를 줄이기 위하여 절사방식을 사용한다. 구현된 절사형 승산기는 평균 퍼센트 오차가 0.00003% 정도로 모바일 기기에 충분히 적용가능하다. 승산기는 0.35um CMOS 셀 라이브러리를 이용하여 논리 합성되었고, 그 결과 절사되지 않은 기존의 radix-4 Booth 승산기에 비해 게이트 수가 약 33.8%정도 감소하였다.

• 한국정보통신학회논문지
• /
• 제26권4호
• /
• pp.548-555
• /
• 2022

본 논문은 타원곡선 디지털 서명 알고리듬 (Elliptic Curve Digital Signature Algorithm; ECDSA)의 핵심 연산으로 사용되는 타원곡선 암호 (Elliptic Curve Cryptography; ECC)의 하드웨어 구현에 대해 기술한다. 설계된 ECC 프로세서는 NIST P-521 곡선 상의 8가지 연산 모드 (점 연산 4가지, 모듈러 연산 4가지)를 지원한다. 점 스칼라 곱셈 (PSM)에 필요한 연산량을 최소화하기 위해 5가지 PSM 알고리듬과 4가지 좌표계에 따른 연산 복잡도 분석을 토대로 radix-4 Booth 인코딩과 수정된 자코비안 좌표계를 적용하여 설계하였다. 모듈러 곱셈은 수정형 3-Way Toom-Cook 정수 곱셈과 수정형 고속 축약 알고리듬을 적용하여 구현되었다. 설계된 ECC 프로세서는 xczu7ev FPGA 디바이스에 구현하여 하드웨어 동작을 검증하였다. 101,921개의 LUT와 18,357개의 플립플롭 그리고 101개의 DSP 블록이 사용되었고, 최대 동작주파수 45 MHz에서 초당 약 370번의 PSM 연산이 가능한 것으로 평가되었다.

• 한국콘텐츠학회논문지
• /
• 제22권6호
• /
• pp.15-23
• /
• 2022

지역축제 등 오프라인 행사장들의 운영 방식은 보통 실시간 행사 및 부스 정보의 부재, 물품 구매 및 수령 과정에서 시간 낭비, 관람객 동선 교착 등의 문제점을 갖는다. 본 연구는 행사장 내의 모든 콘텐츠를 부스 형태로 통합함으로써 행사 정보에 대한 통일성과 부스 운영의 효율성을 높여 관람객과 관리자의 편의성을 높인다. 또한, 행사장 안에서 관람객들의 동선을 감지하고 위치 데이터를 기반으로 부스와 프로그램 배치의 효율성을 높여 동선의 문제를 최소화하며 성과를 높이는 시스템을 설계하였다. 휴대형 무선랜 AP와 제어용 유닛으로 무선 패킷을 측정하는 저비용 시스템으로 개발되었다. 이는 단기간에 가변형 부스의 설치와 해체로 이뤄지는 행사장 운영에 장점이 있다. 행사장 통합 운영을 관람객의 동선 데이터를 연계하여 활용함으로써 방문을 활성화하고 데이터 기반 프로모션에 의한 매출증대 효과가 기대된다.

• 대한전자공학회논문지SD
• /
• 제39권5호
• /
• pp.87-94
• /
• 2002

본 논문에서는 기존의 배열구조의 문제점인 전력낭비와 느린 연산속도를 보완하기 위하여 병렬배열구조를 채택하고 비동기 시스템에 적합하도록 평균 연산속도를 최소화한 곱셈기를 제안한다. 실험 결과 제안된 비대칭 병렬배열구조는 기존의 배열구조와 비교하였을 때, 평균 55% 정도의 연산시간 단축이 가능하며, 이 구조를 이용한 Booth 인코딩 비동기 곱셈기는 기존의 Booth 인코딩 배열 곱셈기에 비해 40% 정도의 시간 단축 효과가 있음을 확인하였다.

• 한국실내디자인학회논문집
• /
• 제22호
• /
• pp.16-22
• /
• 2000

The purpose of this study is to analyze characteristics of set-booth in beauty salon as well as to suggest the basic design data for franchise beauty salon. The method of this research was based on field observation of the franchise beauty salon in Seoul. The results of this research are as follows. 1) In set-booth type analysis, set-mirror wall type and set-mirror partition type are mainly used, but set-mirror table type is not showed in this research. 2) In terms of scale, wall type and partition type are classified as large scale, wall type and partition type are used as meduim scale. In shop front analysis, the result is shown in two things. If it is type, they used partition type and if it is close type, they used wall type. 3) Set-mirror is consisted of mirror and drawer and it is classified by 4 types with combination method. In a result, most of them used separated mirror type because they want to emphasize the separation between set booth and its layout. 4) Lighting method has 4 types; corniced type, bracket type, pendant type and downlight type. Among them, downlight is showed as the most-used.