• 한국융합학회논문지
• /
• 제10권12호
• /
• pp.29-34
• /
• 2019

유전 알고리즘에서 해의 적합도를 계산하는 시간이 오래 걸린다면 메타모델을 만드는 것은 필수적이다. 이에 메타모델의 성능을 높여 유전 알고리즘이 더 좋을 해를 찾게 하기 위한 연구가 진행되어 왔다. 본 연구에서 우리는 이산적인 도메인에서 이산 월시 변환을 사용해 메타모텔의 성능을 높이고자 하였다. 이산 월시 변환을 통해 해의 기저를 변환했고 변환된 해를 사용해 메타모델을 만들었다. 의사-불리언 함수의 대표적인 함수인 NK 모형을 대상으로 실험했고 제안된 모델의 성능에 대한 실증적인 증거를 제공했다. 제안된 모델을 사용해 유전 알고리즘을 수행했을 때, 유전알고리즘이 더 좋은 해를 찾음을 확인했다. 특히, 선행 연구인 유사도 함수를 이산적인 도메인에 적합하게 수정한 방사기저 함수 네트워크보다 좋은 성능을 보였다.

• 대한전자공학회논문지
• /
• 제5권4호
• /
• pp.1-8
• /
• 1968

TANT회로라함은 진입력만을 NAND게이트만으로 구성되는 3단회로를 말한다. 본논문에서는 임의의 Boole함수에 대한 최소수게이트의 TANT회로를 발견하는 방법을 제시한 것이다. 합성절차의 첫 단계는 Quine-McCluskey의 절차 또는 기타방법에 의하여 essential prime implicants(EPI)를 정하고 채　두년산법을 적용하여 EPI와 동일한 두부를 갖는 prime implicants(PI)를 유도하는 것이다. 두째 단계로 동일한 두부를 갖는 EPI 및 PI를 통합하고 유용한 미부요소를 발생시키는 것이다. 그 다음에 이들 미부요소중에서 공통요소를 선정하는데 이 단계는 C-C표를 이용하는 것과 상통한 점이 있다. 마지막 단계로 용장한 PI를 삭제함으로써 입력수를 줄이는 것이다. 이 방법에 의하면 입력수가 5 및 6의 경우에는 수동적으로 용이하게 해를 얻을 수 있다.

• 한국정밀공학회지
• /
• 제23권6호
• /
• pp.151-159
• /
• 2006

This paper describes a design process of end-milling cutters: solid model of the designed cutter is constructed along with computation of cutter geometry, and the wheel geometry as well as wheel positioning data f3r fabricating end-mills with required cutter geometry is calculated. In the process, the main idea is to use the cutting simulation method by which the machined shape of an end-milling cutter is obtained via Boolean operation between a given grinding wheel and a cylindrical workpiece (raw stock). Major design parameters of a cutter such as rake angle, inner radius can be verified by interrogating the section profile of its solid model. We studied relations between various dimensional parameters and proposed an iterative approach to obtain the required geometry of a grinding wheel and the CL data for machining an end-milling cutter satisfying the design parameters. This research has been implemented on a commercial CAD system by use of the API function programming, and is currently used by a tool maker in Korea. It can eliminate producing a physical prototype during the design stage, and it can be used for virtual cutting test and analysis as well.

• 한국콘텐츠학회논문지
• /
• 제8권4호
• /
• pp.86-91
• /
• 2008

본 논문에서는 혼돈함수들 중 하나인 텐트함수의 변환을 수행하는 이산화된 8비트 텐트맵의 설계 절차를 보이기 위해서, 먼저 이산화 텐트맵의 진리표를 작성하였고, 진리표를 통해 구해진 간략화된 부울대수에 따라, 배타적 논리합 게이트만을 사용하여 이산화 맵을 실제 하드웨어로 구현하였다. 제안된 텐트맵 회로는 혼돈맵의 혼돈 특성에 따라8비트 유한 정밀도와 주기 8의 상태들을 발생시키는 궤환회로로 구성되었으며, 설계된 회로도를 제시하였다. 이산화된 텐트맵은 스트림 암호시스템의 키스트림 발생회로에서 혼돈 2진 순서들을 발생시키는데 새롭게 사용될 것이다.

• 한국도서관정보학회지
• /
• 제35권1호
• /
• pp.303-317
• /
• 2004

The purpose of this study was to develop a framework for predicting searching performance through an understanding of how cognitive ability relates to searching process and outcome. Specifically, this study examined the relationship between spatial visualization, logical reasoning, integrative reasoning, and information searching process and outcome. Information searching process was assessed by seven search process indicators: (1) search command selection: (2) combination of search commands; (3) application of Boolean logic: (4) application of truncation; (5) use of limit search function; (6) number of search statements; and (7) number of search errors made. Searching outcome was assessed by the number of correct answers to search questions. Subjects first took three standardized cognitive tests that measured cognitive abilities, and performed online catalog searching in response to seven information search questions. The searches were logged using Lotus ScreenCam, and reviewed for the analysis. Factor analysis was used to find underlying structures of the seven search process variables. Multiple regression analysis was applied to examine the predictive power of three cognitive variables on three extracted factors, and search outcome. Results of the data analysis showed that individual differences in logical reasoning could predict information searching process and outcome.

• 정보처리학회논문지A
• /
• 제8A권1호
• /
• pp.48-55
• /
• 2001

Using BDD, we can represent Boolean functions uniquely and compactly, Hence, BDD have become widely used for CAD applications, such as logic synthesis, formal verification, and etc. The size of the BDD representation for a function is very sensitive to the choice of orderings on the input variables. Therefore, it is very important to find a good variable ordering which minimize the size of the BDD. Since finding an optimal ordering is NP-complete, several heuristic algorithms have been proposed to find good variable orderings. In this paper, we propose a variable ordering algorithm based on the $\mu$O(microcanonical optimization). $\mu$O consists of two distinct procedures that are alternately applied : Initialization and Sampling. The initialization phase is to executes a fast local search, the sampling phase leaves the local optimum obtained in the previous initialization while remaining close to that area of search space. The proposed algorithm has been experimented on well known benchmark circuits and shows superior performance compared to a algorithm based on simulated annealing.

• 한국정보통신학회논문지
• /
• 제14권2호
• /
• pp.305-311
• /
• 2010

iATA는 TCP/IP 네트워크상에서 ATA 명령어를 전달하기 위해 개발된 블록-레벨 프로토콜로서, 모바일 기기의 스토리지 한계를 극복하기 위한 대안으로 활용 될 수 있다. 본 논문은 RAID5 분산 스토리지 서버 개념을 iATA에 적용하여 스토리지 서버의 신뢰성과 속도를 개선하고자 한다. 분산 스토리지 서버중 하나의 서버가 다운된 경우에 나머지 서버 데이터의 XOR 함수를 적용하여 데이터 회복이 가능하며 이를 통해 데이터의 신뢰성을 높일 수 있다. 벤치마킹 실험과 시험을 통해 제안된 iATA 프로토콜은 제한된 스토리지를 가지고 있는 모바일 기기상에서 효율적이 고도 신뢰성 있는 가상 스토리지 프로토콜로서 사용될 수 있음을 보여주고 있다.

• 대한전자공학회논문지SD
• /
• 제39권2호
• /
• pp.82-90
• /
• 2002

BDD는 부울 함수를 간결하고 유일하게 나타낼 수 있기 때문에 다양한 컴퓨터 지원 설계 분야에 널리 활용되고 있다. BDD 크기는 변수 순서에 따라 매우 민감하게 변하므로, BDD의 크기를 최소화할 수 있는 변수 순서를 구하는 것은 매우 중요한 문제이다. 그러나 최적의 변수 순서를 찾는 것은 NP-complete 문제이므로, 근사 최적 변수 순서(near--optimal variable ordering)를 결정하기 위한 여러 가지 휴리스틱 알고리즘이 제안되었다. 본 논문에서는 최근에 제안된 μ0 (Microcanonical Optimization) 알고리즘에 기반하여 BDD 최소화 문제에 더욱 적합하도록 보완한 Faster-μ0 알고리즘을 제안한다. Faster-μ0 알고리즘은 빠르고 더 나은 해를 찾기 위한 국부 탐색 방법으로 임의의 해를 반복적으로 생성하는 초기화 단계 대신에 시프팅 알고리즘을 실행하는 시프팅 단계로 대체한다. 제안된 알고리즘의 튜닝을 위하여 실험적으로 알고리즘 파라메타를 구하였으며 제안된 알고리즘은 많은 벤치마크 회로에 대하여 실험되었으며 기존의 μ0 알고리즘 보다 빠르고 좋은 성능을 보인다.

• 한국정보처리학회논문지
• /
• 제3권2호
• /
• pp.381-389
• /
• 1996

본 논문은 신경망에서 불필요한 연결자(weights and biases)를 제거하기 위한 일반적인 back-propagation 알고리즘의 간단한 변형을 소개한다. 이는 연결자들의 절대치 크기의 분포, 분할 경계선의 분석 및 sigmoid 함수의 비선형성에 기초하여 개발되었다. 신경망의 초기 학습 후, 이 알고리즘은 그 절대치의 크기가 임계치 (threshold) 보다 적은 모든 연결자들의 값을 영으로 할당 함으로서 이들을 제거하게 된다. 그런후, 중요한 연결자들의 복구를 위해 모든 연결자들을 포함하여 반복 학습을 실시한다. 이진함수 들을 이용한 학습에서, 이 알고리즘은 이론적 최소 구조를 실현하 였고, 함수를 푸는데 불필요한 연결자들을 제거하였다. 모의 랜덤 신호 분류에 응용에 있어서, 본 알고리즘으로 부터 얻어낸 결과는 쉬운 문제가 간단한 신경망을 필요로 하며 낮은 오분류율을 발생한다는 일반적인 개념과 일치 하였다. 또한, 본 제안된 알고리즘 은 overfitting과 형태소 (patterm) 암기의 문제점들을 줄임으로서 기존의 알고리즘보 다 더 좋은 결과를 보여주었다.

• 한국전자통신학회논문지
• /
• 제12권4호
• /
• pp.621-628
• /
• 2017

유한체위에서 사칙연산의 H/W 구현의 효율성은 사용하는 유한체의 기저 선택에 의해서 크게 좌우된다. 그러한 H/W 구현의 효율성의 관점에서 보면, 정규기저가 가장 적절한 이유는, 표수가 2인 유한체 $GF(2^n)$의 원소를 GF(2)위에서 정규기저로 표현하면, 원소의 제곱은 단순하게 좌표의 순환이동이 되기 때문이다. 본 논문에서는, 모든 유한체에서 관용기저로 부터 정규기저로 고속으로 변환하는 알고리즘을 소개하였으며 그 알고리즘을 이용한 H/W 구현결과와 우리의 방법으로 구현한 정규기저를 이용하여, 유한체 $GF(2^n)$위에서 두 원소의 곱셈과 역원을 구하는 효율적인 알고리즘에 따른 프로그램과 H/W 구현결과를 제시하였다.