• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.285-287
• /
• 2014

한국기술표준원(KATS)과 국제표준화기구(ISO/IEC)에 의해 표준으로 채택된 경량 블록암호 알고리듬 HIGHT용 저면적/저전력 암호/복호 코어를 설계하였다. IoT(Internet of Things) 보안에 적합하도록 개발된 경량 블록암호 알고리듬 HIGHT는 128비트의 마스터 키를 사용하여 64비트의 평문을 64비트의 암호문으로, 또는 그 역으로 변환한다. 저면적과 저전력 구현을 위해 data path를 32 비트로 축소하여 설계하였으며, 암호화 및 복호화를 위한 라운드 변환 블록과 키 스케줄러의 하드웨어 자원이 공유되도록 설계를 최적화하였다.

• 한국산학기술학회논문지
• /
• 제19권3호
• /
• pp.1-7
• /
• 2018

IoT 환경은 다양한 디바이스들과 네트워크를 이용하여 무한대의 서비스를 제공한다. 이러한 IoT 환경 발전은 비례적으로 보안의 중요성과 직결된다. 경량 암호는 보안, 높은 처리량, 낮은 전력 소비 및 소형을 제공하는 분야이기 때문에 IoT 환경에 적합하다. 그러나 경량 암호는 새로운 암호 체계를 형성해야 하고, 제한된 리소스 범위 내에서 활용되야 한다는 문제점을 가지고 있다. 그러므로 경량 암호는 다변화/다양화 등을 요구하는 IoT 환경에 최적의 솔루션이라고 단언할 수 없다. 그러므로 이러한 단점들을 없애기 위하여, 본 논문은 기존 블록 암호알고리즘을 경량화 암호알고리즘과 같이 사용할 수 있고, 기존 시스템(센싱부와 서버와 같은)을 거의 그대로 유지하면서 IoT 환경에 적합한 방법을 제안한다. 제안된 BCL 구조는 기존 유무선 센서 네트워크에서 다양한 센서 디바이스들에 대한 암호화를 경량 암호화 같이 수행할 수 있도록 한다. 제안된 BCL 구조는 기존 블록 암호알고리즘에 전/후처리부를 포함한다. BCL 전/후처리부는 흩어져 있는 각종 디바이스들을 데이지 체인 네트워크 환경에서 동작하도록 하였다. 이러한 특징은 분산된 센서시스템의 정보보호에 최적이며 해킹 및 크래킹이 발생하더라도 인접 네트워크 환경에 영향을 미치지 못한다. 그러므로 IoT 환경에서 제안된 BCL 구조는 기존 블록암호알고리즘을 경량화 암호알고리즘과 같이 사용할 수 있기 때문에 다변화되는 IoT 환경에 최적의 솔루션을 제공할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.852-855
• /
• 2005

본 논문에서는 SSL과 VPN에 적합하도록 개발된 암호 프로세서의 설계에 대해서 소개한다. 제작한 침은 국내 표준 블록 알고리즘인 SEED를 포함하여 3DES, AES 등의 블록 암호 알고리즘을 지원하며, 163비트 타원곡선 공개키 알고리즘을 지원하고 있다. 또한 암호 연산이 고속으로 이루어질 수 있도록 PCI Master 방식의 인터페이스를 탑재하고 있다.

• 한국위성정보통신학회논문지
• /
• 제10권3호
• /
• pp.114-120
• /
• 2015

본 논문에서는 우주발사체에 적용되는 비행종단시스템의 보안명령 입력을 위한 암호화 장치의 개념설계 결과와 개발 요구조건을 보였다. 암호화 장치는 명령신호를 생성하고 암호화하기 위한 명령생성장치와 암호화 명령신호를 연계장치에 입력하기 위한 명령입력장치로 구분하여 개발되도록 설계하였으며, 미국 NIST의 권고안과 한국인터넷진흥원(KISA)의 권고안을 참고하여 보안등급과 암호 알고리즘, 암호키 관리방안 등을 설정하였다. 암호화 장치는 AES-256 블록 암호화가 적용된 비밀키 알고리즘과 SHA-256의 해쉬 알고리즘을 적용하여 기밀성, 무결성, 가용성이 확보되도록 설계되었다. 설계된 암호화 장치는 우주발사체에 탑재되는 비행종단시스템의 보안명령 입력 용도로 활용되어 비행종단명령의 보안성과 비행종단시스템의 신뢰성 향상에 기여할 것으로 판단된다.

• 정보보호학회논문지
• /
• 제25권2호
• /
• pp.457-465
• /
• 2015

사물인터넷은 다양한 장비에서 통신이 가능해야 한다. 사물인터넷 통신환경에서도 보안적인 요소를 고려해야하기 때문에 다양한 장비에 알맞은 암호 알고리즘이 필요하다. 그러므로 경량 블록 암호 알고리즘은 임베디드 플랫폼 사이에서 안전한 통신을 위하여 필수적이다. 그러나 이러한 환경에서 사용되는 경량블록알고리즘은 부채널 분석에 대한 취약점이 존재할 수 있다. 그렇기 때문에 부채널 대응기법을 고려하지 않을 수가 없다. 본 논문에서는 국산 경량암호 알고리즘인 ARX구조의 HIGHT 알고리즘에 대한 1차 전력분석 방법들을 제시하고 그 취약점을 확인한다. 또한, 1차 전력분석에 안전하도록 HIGHT를 설계하는 방법을 제안한다. 마지막으로, AES 와의 성능비교를 통하여 얼마나 효율성을 갖는지에 대해서 설명한다.

• 한국정보기술학회 영문논문지
• /
• 제9권2호
• /
• pp.115-123
• /
• 2019

White-box cryptography is an implementation technique in order to protect secret keys of cryptographic algorithms in the white-box attack model, which is the setting that an adversary has full access to the implementation of the cryptographic algorithm and full control over their execution. This concept was introduced in 2002 by Chow et al., and since then, there have been many proposals for secure implementations. While there have been many approaches to construct a secure white-box implementation for the ciphers with SPN structures, there was no notable result about the white-box implementation for the block ciphers with Feistel structure after white-box DES implementation was broken. In this paper, we propose a secure white-box implementation for a block cipher SEED with Feistel structure, which can prevent the previous known attacks for white-box implementations. Our proposal is simple and practical: it is performed by only 3,376 table lookups during each execution and the total size of tables is 762.5 KB.

• 정보보호학회논문지
• /
• 제14권5호
• /
• pp.37-47
• /
• 2004

스마트카드의 응용 분야가 점차 확대됨에 따라 개인 정보에 대한 보안을 어떻게 유지할 것인가의 문제가 최근 가장 큰 이슈가 되고 있다. 스마트카드의 보안 기술은 암호 알고리즘을 이용한다. 빠른 속도의 암호화와 보다 안전한 암호화 처리를 위해 암호 알고리즘의 하드웨어화가 절실히 요구되고 있다. 본 논문에서는 스마트카드 칩 설계 시 가장 중요하게 고려되어야 할 칩 면적을 최소화하기 위하여 라운드 키 레지스터를 사용하지 않는 라운드 키 생성 블록과 한 개의 라운드 함수 블록을 반복 사용하는 구조를 이용하였다. SEED의 F함수와 라운드 키 생성에 사용되는 총 5개의 G 함수를 1개의 G함수로 구현하여 순차적으로 이용하도록 하였다. 따라서 본 논문에서 제안한 SEED 프로세서는 1라운드의 동작을 7개의 부분 라운드로 나누고, 클럭마다 하나의 부분라운드를 수행하는 구조를 갖는다. 제안한 SEED 프로세서는 기능적 시뮬레이션을 통해 한국정보보호진흥원에서 제공한 테스트 벡터와 동일한 결과를 출력됨을 확인하였으며, 합성 및 FPGA 테스트 보드를 이용하여 기존 SEED 프로세서와의 성능을 비교한 결과 면적이 최대 40% 감소하였음을 알 수 있었다.

• 정보보호학회논문지
• /
• 제31권3호
• /
• pp.309-322
• /
• 2021

본 연구에서는 저성능 IoT 디바이스에서의 고속 암호화 연산을 지원하기 위해 블록암호 알고리즘 ARIA의 RISC-V 프로세서상에서의 고속 연산을 위한 확장 명령어 셋을 추가한다. 하드웨어상에서의 효율적인 구조로 ARIA 알고리즘을 구현하여 32bit 프로세서에서 동작하기 때문에 효과적인 확장 명령어 셋을 구현한다. 기존의 소프트웨어 암호화 연산과 비교하여 유의미한 성능 향상을 보인다.

• 한국정보통신학회논문지
• /
• 제6권3호
• /
• pp.427-433
• /
• 2002

차세대 블록 암호 표준인 AES(Advanced Encryption Standard) Rijndael(라인달) 암호 프로세서를 설계하였다. 단일 라운드 블록을 사용하여 라운드 변환을 반복 처리하는 구조를 체택하여 하드웨어 복잡도를 최소화하였다. 또한, 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 암.복호 처리율이 향상되도록 설계함으로써, 면적과 전력소모가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과 약 25.000개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖다.

• 정보보호학회논문지
• /
• 제11권6호
• /
• pp.77-87
• /
• 2001

본 논문에서는 AES(Advanced Encryption Standard)로 채택된 Rijndael 알고리즘을 구현한 암호 프로세서를 설계하였다. 암호화와 복호화를 모두 수행할 수 있으며, 128비트의 블록과 128비트의 키 길이를 지원한다. 성능과 면적 측면을 모두 고려하여 가장 효율적인 구조로 한 라운드를 구현한 후, 라운드 수만큼 반복하여 암복호화를 수행하도록 하였다. 대부분의 다른 블록 암호 알고리즘과 달리 암복호화 시 구조가 다른 Rijndael의 특성으로 인한 면적의 증가를 최소화하기 위해 ByteSub와 InvByteSub은 알고리즘을 기반으로 구현함으로써 메모리로만 구현하는 방법에 비해 비슷한 성능을 가지면서 필요한 메모리 양은 1/2로 줄였다. 이와 같이 구현한 결과, 본 논문의 Rijndael 암호 프로세서는 0.5um CMOS 공정에서 약 15,000개의 게이트, 32K-bit ROM과 1408-bit RAM으로 구성된다. 그리고 한 라운드를 한 클럭에 수행하여 암복호화 하는데 블럭 당 총 11클럭이 걸리고, 110MHz의 동작 주파수에서 1.28Gbps의 성능을 가진다. 이는 현재 발표된 논문들과 비슷한 성능을 가지면서 면적의 가장 큰 비중을 차지하는 메모리 양은 절반 이상 감소하여 지금까지 발표된 논문 중 가장 우수한 면적 대 성능 비를 가지는 것으로 판단된다.