• 전기전자학회논문지
• /
• 제2권2호
• /
• pp.285-293
• /
• 1998

This paper presents unequal error protection and error concealment techniques far robust H.263 video transmission over mobile channels. The proposed error protection scheme has three major features. First, it has the capability of preventing the loss of synchronization information in H.263 video stream as much as possible that the H.263 decoder can resynchronize at the next decoding point, if errors are occurred. Secondly, it employs an unequal error protection scheme to support variable coding rates using rate compatible punctured convolutional (RCPC) codes, dividing the encoded stream into two classes. Finally, a macroblock-interleaving scheme is employed in order to minimize the corruption of consecutive macroblocks due to burst errors, which can make a proper condition for error concealment. In addition, to minimize the spatial error propagations due to the variable length codes, a fast resynchronization scheme at the group of block layer is developed for recovering subsequent error-free macroblocks following the damaged macroblock. futhermore, error concealment techniques based on both side match criterion and overlapped block motion compensation (OBMC) are employed at the source decoder so that it can not only recover the lost macroblock more accurately, but also reduce blocking artifacts. Experimental results show that the proposed scheme can be an effective error protection scheme since proper video quality can be maintained under various channel bit error rates.

• The Journal of the Acoustical Society of Korea
• /
• 제16권1E호
• /
• pp.41-48
• /
• 1997

The very purpose of subband codec is the attainment of data rate compression through the use of quantizer and optimum bit allocation for each decimated signal. Yet the question of floating-point quantization effects in subband codec has received scant attention. There has been no direct focus on the analysis of quantization errors, nor on design with quantization errors embedded explicitly in the criterion. This paper provides a rigorous theory for the modelling, analysis and optimum design of the general M-band subband codec in the presence of the floating-point quantization noise. The floating-point quantizers are embedded into the codec structure by its equivalent multiplicative noise model. We then decompose the analysis and synthesis subband filter banks of the codec into the polyphase form and construct an equivalent time-invariant structure to compute exact expression for the mean square quantization error in the reconstructed an equivalent time-invariant structure to compute exact expression for the mean square quantization error in the reconstructed output. The optimum design criteria of the subband codec is given to the design of the analysis/synthesis filter bank and the floating-point quantizer to minimize the output mean square error. Specific optimum design examples are developed with two types of filter of filter banks-orthonormal and biorthogonal filter bank, along with their perpormance analysis.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권5호
• /
• pp.473-481
• /
• 2013

A fractional folding analog-to-digital converter (ADC) with a novel arithmetic digital encoding technique is discussed. In order to reduce the asymmetry errors of the boundary conditions for the conventional folding ADC, a structure using an odd number of folding blocks and fractional folding rate is proposed. To implement the fractional technique, a new arithmetic digital encoding technique composed of a memory and an adder is described. Further, the coding errors generated by device mismatching and other external factors are minimized, since an iterating offset self-calibration technique is adopted with a digital error correction logic. A prototype 8-bit 1GS/s ADC has been fabricated using an 1.2V 0.13 um 1-poly 6-metal CMOS process. The effective chip area is $2.1mm^2$(ADC core : $1.4mm^2$, calibration engine : $0.7mm^2$), and the power consumption is 88 mW. The measured SNDR is 46.22 dB at the conversion rate of 1 GS/s. Both values of INL and DNL are within 1 LSB.

• 대한전자공학회논문지SD
• /
• 제39권12호
• /
• pp.1022-1032
• /
• 2002

테스트와 동시에 오류 비트의 수와 위치를 파악하도록 하여 redundancy 프로그래밍이 용이한 다수 비트 출력 DRAM을 위한 BIST 구조가 소개되었다. 일반적으로, DRAM 셀이 n개의 블록으로 구성된 경우에, 단지 n개의 비교기와 한 개의 3가지 상태 엔코더를 사용하여, 무오류 상태, 한 개의 오류가 있을 경우, 오류상태 및 오류비트가 존재하는 블록의 위치, 두개의 블록에 오류가 있을 경우 오류 상태 등 총 n ＋ 2개의 상태를 나타낼 수 있다. 제안된 방법을 통하여, 두개 이상의 블록에 오류가 있을 경우, 오류 비트의 위치와 수를 파악하는 방법으로 용이하게 확장 구현가능하다. 8블록으로 구성된 64MEG DRAM 경우의 성능 비교 결과 단지 0.115%의 칩 면적 증가로, 테스트 및 redundancy 프로그래밍 시간이 1/750로 감소하였다.

• 한국콘텐츠학회논문지
• /
• 제7권12호
• /
• pp.303-310
• /
• 2007

영상을 통신망에서 실시간 전송하려면 압축된 비디오 비트열이 필요하다. 비디오 압축 알고리즘은 시간적, 공간적, 확률적 중복성을 제거하기 때문에 부호화된 비트열은 전송과정 중에 발생하는 전송에러에 매우 민감한 특성을 보인다. 본 논문에서는 저 전송률 비디오 코딩에서 에러의 확산을 막기 위한 에러 복원코딩 방식을 제안한다. 이런 에러 복원 코딩 기술의 성능은 전송에러를 얼마나 정확하게 탐지해 내느냐에 달려 있는데, 전송 에러를 검출하기위해 데이터 숨김이라는 방식을 제안한다. 그리고 에러가 발생한 매크로블록을 복원하기 위해 인트라 매크로블록 갱신 기술과, 움직임 벡터 예측을 이용한 움직임 보상 기술을 적용하여 성능을 비교 및 평가한다. 이 방식은 WCDMA와 같이 에러가 발생할 확률이 있는 비디오 전송망에서 사용할 경우 매우 효과적이다.

• 한국통신학회논문지
• /
• 제25권6A호
• /
• pp.773-781
• /
• 2000

이 논문에서는 광대역 부호분할다중접속방식 시스템의 순방향 연결의 다중경로 레일레이 감쇄 채널에서 주파수 및 부호 동기 오차에 따른 오류확률을 구하였다. 채널 오류확률은 이론적으로 구하고, 정보 오류확률은 모의실험으로 확인하였다. 부호 및 주파수 동기 오차에 따른 성능 떨어짐을 길쌈부호와 터보부호 두 부호화 구조에 따라 연구하였다. 결과에 따르면, 두 부호화 방식은 비슷한 성능 떨어짐을 겪는다. Tc/4의 부호 동기 오차에서 1dB성능이 떨어지고, 50 Hz의 주파수 동기 오차에서는 0.5dB 성능이 떨어진다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 춘계학술대회
• /
• pp.557-560
• /
• 2014

디지털 통신 시스템에서 인터리버는 채널상에서 발생하는 연집 오류를 분산시켜 랜덤한 오류로 바꾸어 준다. 그 결과로 신호는 특정 방식으로 재배치되고 송신단의 정보를 모르는 제 3자에 대해서 이 신호는 암호화 된다. 이러한 미지의 신호를 복원해 내는 기술은 전자전에 있어서 매우 중요하며 이에 대한 기존의 연구는 주로 비트단위 인터리버나 헬리컬 스캔 인터리버 추정에 대해 이루어져 왔다. 본 논문에서는 채널 부호의 선형성을 이용하여 단축 리드 솔로몬 부호화된 신호의 심볼 단위 길쌈 인터리버 단 수, 부호어 길이, 부호어 정보 심볼 수 등의 인터리버 파라미터를 추정하는 알고리즘을 제안한다. 그리고 컴퓨터 모의실험을 통해 이를 검증한다.

• 한국전자파학회논문지
• /
• 제25권5호
• /
• pp.504-514
• /
• 2014

본 논문에서는 X-대역 능동 위상 배열 레이더 시스템에 사용되는 MMIC 다기능 칩을 0.5 ${\mu}m$ p-HEMT 상용 공정을 이용하여 저전력 특성을 가지도록 개발하였다. 다기능 칩은 6-비트 디지털 위상 천이 기능, 6-비트 디지털 감쇠 기능, 송/수신 모드 선택 기능, 신호 증폭 기능 등의 다양한 기능을 제공한다. $16mm^2(4mm{\times}4mm)$ 칩 크기의 소형으로 제작된 MMIC 다기능 칩은 7~11 GHz에서 10 dB의 송/수신 이득 특성과 14 dBm의 P1dB 특성을 가지며, DC 소모 전력이 0.6 W로 매우 낮은 저전력 특성을 보였다. 그리고 6-비트, 64 상태에 대해 위상 천이 특성과 감쇠 특성의 측정 결과, 동작 주파수에서 $3^{\circ}$의 RMS(Root Mean Square) 위상 오차와 0.6 dB의 RMS 감쇠 오차를 보였다.

• 디지털콘텐츠학회 논문지
• /
• 제17권6호
• /
• pp.593-601
• /
• 2016

본 논문은 휘도 성분 영상으로부터 컬러 성분 영상들을 추정 부호화함으로써 높은 압축률을 달성할 수 있는 영역 기반 스펙트럴 상관 추정 부호화 방법에 관한 것이다. 제안된 방법은 3단계로 구성되어 있다. 우선, 정규 색차합 영상과 휘도 영상을 이용해 산출한 Y/C 비트 평면합 영상을 대상으로 영상 분할을 수행하여 영역들의 형상 정보를 추출한다. 이후, 각 영역 단위로 휘도 영상과 R, B 영상 간의 근사화 자승 오차가 최소가 되도록 하는 비례 인자와 가감 인자를 산출한다. 최종적으로, 각 영역의 비례 인자와 가감 인자를 비트스트림으로 부호화한다. 컴퓨터 시뮬레이션 결과에 따르면, 제안된 방법은 동일한 PSNR에서 두 칼라 성분 영상을 부호화하기 위해 소요되는 bpp를 비교할 때, JPEG/베이스라인 혹은 JEPG2000/EBCOT 알고리즘에 비해 2배 혹은 3배 이상의 압축률을 제공한다.

• 방송공학회논문지
• /
• 제16권5호
• /
• pp.861-872
• /
• 2011

움직임 예측 분야에서 많은 고속 블록 정합 알고리즘들은 불필요한 움직임 후보 블록들을 고유한 조건식으로 필터링하는 방법, 즉 탐색 포인트의 수를 줄이는 방법으로 연산의 복잡도를 줄이고 있다. 비록 많은 고속 블록 정합 알고리즘들이 기존의 전역 탐색 알고리즘과 비교하여 연산량을 상당 부분 줄일 수 있다 하더라도, 각 조건식의 특성에 의해 때때로 어느 정도의 정합 오차를 감수해야 한다는 단점이 있다. 본 논문에서는 제한된 1비트 변환 움직임 예측을 위한 새로운 고속 정합 알고리즘을 제안 하며, 이는 전역 탐색 알고리즘 대비 화질의 열화를 최소화 하면서도 움직임 블록 예측시의 연산량을 현저하게 줄이는 것에 목적을 둔다. 기존의 고속 블록 정합 알고리즘들과는 달리 제안된 알고리즘은 연산량을 줄이는데 있어서 새로운 접근 방법을 보여준다. 그것은 1비트 변환 후의 이진 평면이 오직 0 과 1이라는 두 개의 성분만으로 이루어진다는 사실에 기초하여 이항 분포 (binomial distribution)를 활용한 접근 방법이다. 모의실험 결과 제안된 알고리즘은 기존의 전역 탐색 기법을 적용한 제한된 1비트 변환 움직임 예측과 비교하여 PSNR (Peak signal-to-noise ratio) 성능은 매우 근접하게 유지하면서도 연산량은 획기적으로 줄여주는 효과를 보여 준다.