• 제목/요약/키워드: Bandwidth sampling

검색결과 133건 처리시간 0.702초

Undersampling 기법에 의한 AM 및 FM 신호의 디지털 복조기 설계와 특성 (Digital demodulator design and characteristics of AM and FM signals by undersampling scheme)

  • 손태호;박종연
    • 한국통신학회논문지
    • /
    • 제22권1호
    • /
    • pp.116-126
    • /
    • 1997
  • 디지털 시스템에서 높은 샘플링 주파수는 방대한 데이터의 처리를 요구하므로, 이러한 시스템은 실시간 처리가 어렵다. 본 연구에서는 비선형 에너지-추적 신호 연산기를 사용하여 표본화 주파수를 낮출 수 있는 undersampling 기법에 의해서 4종류의 AM/FM 복조기들을 설계하여 제안하였다. 특히, 이시스템들을 조절이 가능한 undersampling 주파수 및 3dB 대역폭이 각각 주어지게 된다. 이 설계된 검파기들을 분석한 결과, 특성 및 오차의 측면에서 유용함을 밝혔다.

  • PDF

On the Equality of Two Distributions Based on Nonparametric Kernel Density Estimator

  • Kim, Dae-Hak;Oh, Kwang-Sik
    • Journal of the Korean Data and Information Science Society
    • /
    • 제14권2호
    • /
    • pp.247-255
    • /
    • 2003
  • Hypothesis testing for the equality of two distributions were considered. Nonparametric kernel density estimates were used for testing equality of distributions. Cross-validatory choice of bandwidth was used in the kernel density estimation. Sampling distribution of considered test statistic were developed by resampling method, called the bootstrap. Small sample Monte Carlo simulation were conducted. Empirical power of considered tests were compared for variety distributions.

  • PDF

Ground Penetrating Radar를 사용한 지하설비 탐사에 관한 연구 (Exploration of Buried Facilities by GPR)

  • 손수국;전경수
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2001년도 합동 추계학술대회 논문집 정보 및 제어부문
    • /
    • pp.30-33
    • /
    • 2001
  • This paper discusses the system design of a synthetic aperture radar system based on a pulse-echo radar. The design consists of an ultra-wide bandwidth antenna, an amplitude modulation, timing stabilities, and high speed a/d conversions with an equivalent-time sampling. Experiment results show that GPR(Ground Penetrating Radar) can be used to explore buried electric facilities.

  • PDF

Resolution-independent Up-sampling for Depth Map Using Fractal Transforms

  • Liu, Meiqin;Zhao, Yao;Lin, Chunyu;Bai, Huihui;Yao, Chao
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제10권6호
    • /
    • pp.2730-2747
    • /
    • 2016
  • Due to the limitation of the bandwidth resource and capture resolution of depth cameras, low resolution depth maps should be up-sampled to high resolution so that they can correspond to their texture images. In this paper, a novel depth map up-sampling algorithm is proposed by exploiting the fractal internal self-referential feature. Fractal parameters which are extracted from a depth map, describe the internal self-referential feature of the depth map, do not introduce inherent scale and just retain the relational information of the depth map, i.e., fractal transforms provide a resolution-independent description for depth maps and could up-sample depth maps to an arbitrary high resolution. Then, an enhancement method is also proposed to further improve the performance of the up-sampled depth map. The experimental results demonstrate that better quality of synthesized views is achieved both on objective and subjective performance. Most important of all, arbitrary resolution depth maps can be obtained with the aid of the proposed scheme.

LCL 필터를 사용하는 계통연계형 인버터의 동기좌표계 PI 전류제어 안정도 해석 (Analysis of Current Control Stability using PI Control in Synchronous Reference Frame for Grid-Connected Inverter with LCL Filter)

  • 조종민;이태진;윤동현;차한주
    • 전력전자학회논문지
    • /
    • 제21권2호
    • /
    • pp.168-174
    • /
    • 2016
  • In this paper, current control using PI controller in the synchronous reference frame is analyzed through the relationship among bandwidth, resonance frequency, and sampling frequency in the grid-connected inverter with LCL filter. Stability is investigated by using bode plot in frequency domain and root locus in discrete domain. The feedback variable is the grid current, which is regulated by the PI controller in the synchronous reference frame. System delay is modeled as 1.5Ts, which contains computational and PWM modulator delay. Two resonance frequencies are given at 815 Hz and 3.16 kHz from LCL filter parameters. Sufficient phase and gain margins can be obtained to guarantee stable current control, in case that resonance frequency is above one-sixth of the sampling frequency. Unstable current control is performed when resonance frequency is below one-sixth of the sampling frequency. Analysis results of stability from frequency response and discrete response is the same regardless of resonance frequency. Finally, stability of current control based on theoretical analysis is clearly verified through simulation and experiment in grid-connected inverters with LCL filter.

DVB-T2 복조기를 위한 재표본화기 구조 (An Architecture of the Resampler for DVB-T2 Demodulation)

  • 김시현
    • 전기전자학회논문지
    • /
    • 제15권4호
    • /
    • pp.281-286
    • /
    • 2011
  • 차세대 DTV 표준인 DVB-T2는 다양한 전송 대역폭을 지원하며, 대역폭에 따라 심볼 주파수가 달라진다. 따라서 다양한 심볼 주파수로 수신 신호를 표본화해야 한다. 또한 수신부 발진기의 주파수 오차로 인한 표본화 주파수 오차의 보상을 위해 미세한 표본화 주파수 보정도 필요하다. 수신 신호를 고정된 표본화 주파수를 갖는 ADC로 표본화 하고, 재표본화기를 이용하여 표본화 주파수를 심볼 주파수에 맞출 수 있다. 본 논문에서는 DVB-T2 복조기를 위한 재표본화기의 구조를 제안한다. 또한 모의실험을 통해 DVB-T2 신호의 각각의 부반송파에 대한 재표본화 결과의 주파수 특성을 보인다.

0.11-2.5 GHz All-digital DLL for Mobile Memory Interface with Phase Sampling Window Adaptation to Reduce Jitter Accumulation

  • Chae, Joo-Hyung;Kim, Mino;Hong, Gi-Moon;Park, Jihwan;Ko, Hyeongjun;Shin, Woo-Yeol;Chi, Hankyu;Jeong, Deog-Kyoon;Kim, Suhwan
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제17권3호
    • /
    • pp.411-424
    • /
    • 2017
  • An all-digital delay-locked loop (DLL) for a mobile memory interface, which runs at 0.11-2.5 GHz with a phase-shift capability of $180^{\circ}$, has two internal DLLs: a global DLL which uses a time-to-digital converter to assist fast locking, and shuts down after locking to save power; and a local DLL which uses a phase detector with an adaptive phase sampling window (WPD) to reduce jitter accumulation. The WPD in the local DLL adjusts the width of its sampling window adaptively to control the loop bandwidth, thus reducing jitter induced by UP/DN dithering, input clock jitter, and supply/ground noise. Implemented in a 65 nm CMOS process, the DLL operates over 0.11-2.5 GHz. It locks within 6 clock cycles at 0.11 GHz, and within 17 clock cycles at 2.5 GHz. At 2.5 GHz, the integrated jitter is $954fs_{rms}$, and the long-term jitter is $2.33ps_{rms}/23.10ps_{pp}$. The ratio of the RMS jitter at the output to that at the input is about 1.17 at 2.5 GHz, when the sampling window of the WPD is being adjusted adaptively. The DLL consumes 1.77 mW/GHz and occupies $0.075mm^2$.

디지털 제어 교류 전동기 구동시스템의 전류 측정 오차 해석 및 보상 (Analysis and Compensation of Current Measurement Error in Digitally Controlled AC Drives)

  • 송승호;최종우;설승기
    • 전력전자학회논문지
    • /
    • 제4권5호
    • /
    • pp.462-473
    • /
    • 1999
  • 디지털 제어 방식으로 구동되는 모든 교류 전동기 벡터제어시스템의 근간을 이루는 전류 측정에 관한 문제를 다룬다. 일반적인 펄스폭 변조 방식 교류 전동기 구동 시스템에서 전동기 전류에 포함된 인버터 스위칭 노이즈를 없애기 위하여 저역 통과 필터를 사용하는데 이러한 필터는 필연적으로 측정된 신호의 시간 지연을 유발하게 된다. 따라서 샘플링한 전류값에는 기본파 성분 뿐만아니라 고조파 리플 성분이 포함된다. 본 논문에서는 3상 대칭 펄스폭 변조시 기준 전압 벡터의 위치에 다른 전류 샘플링 오차를 해석적으로 구하고 이러한 샘플링 오차를 최소화하기 위한 기법을 제안한다. 제안된 지연 보상 샘플링 기법을 사용하면 정상 상태 전류 측정 오차를 최소화할 수 있고 보다 정확한 토오크 제어가 가능하게 됨을 시뮬레이션과 실험을 통해 보였다.

  • PDF

25kHz 반송파와 5kHz 심볼율을 갖는 수중통신 수신기용 전단부 설계 (Front-End Design for Underwater Communication System with 25 kHz Carrier Frequency and 5 kHz Symbol Rate)

  • 김승근;윤창호;박진영;김시문;박종원;임용곤
    • 한국해양공학회지
    • /
    • 제24권1호
    • /
    • pp.166-171
    • /
    • 2010
  • In this paper, the front-end of a digital receiver with a 25 kHz carrier frequency, 5 kHz symbol rate, and any excess-bandwidth is designed using two basic facts. The first is known as the uniform sampling theorem, which states that the sampled sequence might not suffer from aliasing even if its sampling rate is lower than the Nyquist sampling rate if the analog signal is a bandpass one. The other fact is that if the sampling rate is 4 times the center frequency of the sampled sequence, the front-end processing complexity can be dramatically reduced due to the half of the sampled sequence to be multiplied by zero in the demixing process. Furthermore, the designed front-end is simplified by introducing sub-filters and sub-sampling sequences. The designed front-end is composed of an A/D converter, which takes samples of a bandpass filtered signal at a 20 kHz rate; a serial-to-parallel converter, which converts a sampled bandpass sequence to 4 parallel sub-sample sequences; 4 sub-filter blocks, which act as a frequency shifter and lowpass filter for a complex sequence; 4 synchronized switches; and 2 adders. The designed front-end dramatically reduces the computational complexity by more than 50% for frequency shifting and lowpass filtering operations since a conventional front-end requires a frequency shifting and two lowpass filtering operations to get one lowpass complex sample, while the proposed front-end requires only four filtering operation to get four lowpass complex samples, which is equivalent to one filtering operation for one sample.

Cortex-A9을 이용한 주파수 영역 샘플링 방식의 실시간 표면 탄성파 리더 플랫폼 구현 (Real-time surface acoustic wave reader platform implementation in the frequency domain sampling method using a Cortex-A9)

  • 윤상훈;김영길
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2015년도 춘계학술대회
    • /
    • pp.343-345
    • /
    • 2015
  • 현재 SAW Device는 좁은 대역폭으로 원하는 주파수만 통과 시키는 특성을 이용한 주파수 필터로 사용되고 있다. 하지만 무전원으로 영구적인 사용이 가능하다는 장점이 있기 때문에 다양한 분야로 활동 분야가 넓어지고 있다. 이러한 SAW Device를 이용한 센서 태그는 많은 연구가 이뤄졌지만, 아직 Reader Platform에 대한 개발이 미비한 상태이다. SAW Device를 이용한 ID Tag의 값을 읽는 방법에는 시간 영역 샘플링(TDS) 방식과 주파수 영역 샘플링(FDS) 방식이 있다. 본 연구에서는 고속의 샘플링을 요구하지 않아 상대적으로 느린 샘플링 속도로 고속의 프로세싱을 요구하는 FDS 방식을 사용한다. 기존의 FDS 방식의 Reader Platform은 PC를 통하여 ID를 검출하는 방식이었으나 Cortex-A9 프로세서를 기반으로 하여 저가, 소형, 실시간의 임베디드 Reader Platform을 구현한다.

  • PDF