• 제목/요약/키워드: Bandwidth Efficiency

검색결과 795건 처리시간 0.023초

Channel estimation and detection with space-time transmission scheme in colocated multiple-input and multiple-output system

  • Pratibha Rani;Arti M.K.;Pradeep Kumar Dimri
    • ETRI Journal
    • /
    • 제45권6호
    • /
    • pp.952-962
    • /
    • 2023
  • In this study, a space-time transmission scheme is proposed to tackle the limitations of channel estimation with orthogonal pilot information in colocated multiple-input multiple-output systems with several transmitting and receiving antennas. Channel information is obtained using orthogonal pilots. Channel estimation introduces pilot heads required to estimate a channel. This leads to bandwidth insufficiency. As a result, trade-offs exist between the number of pilots required to estimate a channel versus spectral efficiency. The detection of data symbols is performed using the maximum likelihood decoding method as it provides a consistent approach to parameter estimation problems. The moment-generating function of the instantaneous signal-to-noise ratio is used to drive an approximate expression of the symbol error rate for the proposed scheme. Furthermore, the order of diversity is less by one than the number of receiver antennas used in the proposed scheme. The effect of the length of a pilot sequence on the proposed scheme's performance is also investigated.

순서적 역방향 상태천이 제어에 의한 역추적 비터비 디코더 (Trace-Back Viterbi Decoder with Sequential State Transition Control)

  • 정차근
    • 대한전자공학회논문지TC
    • /
    • 제40권11호
    • /
    • pp.51-62
    • /
    • 2003
  • 본 논문에서는 역추적 비터비 디코더의 순서적 역방향 상태천이 제어에 의한 새로운 생존 메모리 제어와 복호기법을 제안한다. 비터비 알고리즘은 채널오류의 검출과 정정을 위한 부호기의 상태를 추정해서 복호하는 최우추정 복호기법이다. 이 알고리즘은 심볼간 간섭의 제거나 채널등화 등 디지털 통신의 광범위한 분야에 응용되고 있다. 반복연산의 과정을 내포하고 있는 비터비 디코더에서 처리속도의 향상과 함께 VLSI 칩 설계시 점유면적의 삭감을 통한 칩 사이즈의 축소 및 소비전력의 저감 등을 달성하기 위해서는 새로운 구조의 ACS 및 생존 메모리 제어에 관한 연구가 요구되고 있다. 이를 해결하기 위한 하나의 방안으로, 본 논문에서는 역추적 기법에 의한 복호과정에서 역방향 상태천이의 연속적인 제어에 의한 자동 복호 알고리즘을 제안한다. 제안방식은 기존의 방법에 비해 전체 메모리 사용량이 적을 뿐만 아니라 구조가 간단하다. 또한, 메모리 억세스 제어를 위한 주변 회로구성이 필요 없고, 메모리 억세스를 위한 대역폭을 줄일 수 있어 칩 설계시 area-efficiency가 높고 소비전력이 적어지는 특성이 있다 시스톨릭 어레이 구조 형태를 갖는 병렬처리 구성과, 채널잡음을 포함한 수신 데이터로부터의 복호와 구체적인 응용 시스템에 적용한 결과를 제시한다.

HEVC 복호기에서의 타일, 슬라이스, 디블록킹 필터 병렬화 방법 (Tile, Slice, and Deblocking Filter Parallelization Method in HEVC)

  • 손소희;백아람;최해철
    • 방송공학회논문지
    • /
    • 제22권4호
    • /
    • pp.484-495
    • /
    • 2017
  • 최근 디스플레이 기기의 발전과 기가 네트워크 등의 전송 대역폭 확대로 인해 대형 파노라마 영상, 4K Ultra High-Definition 방송, Ultra-Wide Viewing 영상 등 2K 이상의 초고해상도 영상의 수요가 폭발적으로 증가하고 있다. 이러한 초고해상도 영상은 데이터양이 매우 많기 때문에 부호화 효율이 가장 높은 High Efficiency Video Coding(HEVC) 비디오 부호화 표준을 사용하는 추세이다. HEVC는 가장 최신의 비디오 부호화 표준으로 다양한 부호화 툴을 이용하여 높은 부호화 효율을 제공하지만 복잡도 또한 이전 부호화 표준과 비교하여 매우 높다. 특히 초고해상도 영상을 HEVC 복호기로 실시간 복호화 하는 것은 매우 높은 복잡도를 요구한다. 따라서 본 논문에서는 고해상도 및 초고해상도 영상에 대한 HEVC 복호기의 복호화 속도를 개선시키고자 HEVC에서 지원하는 슬라이스(Slice)와 타일(Tile) 부호화 툴을 사용하여 각 슬라이스 혹은 타일을 동시에 처리하며 디블록킹 필터 과정에서도 소정의 블록 크기만큼 동시에 처리하는 데이터-레벨 병렬 처리 방법을 소개한다. 이는 독립 복호화가 가능한 타일, 슬라이스, 혹은 디블록킹 필터에서 동일 연산을 다중 스레드에 분배하는 방법으로 복호화 속도를 향상 시킬 수 있다. 실험에서 제안 방법이 HEVC 참조 소프트웨어 대비 4K 영상에 대해 최대 2.0배의 복호화 속도 개선을 얻을 수 있음을 보인다.

효율적인 대역폭 이용과 정진폭 신호 전송을 위한 CACB-Q2PSK 변조 (CACB-Q2PSK Modulation for Efficient Bandwidth Utilization and Constant Amplitude Signal Transmission)

  • 홍대기
    • 한국산학기술학회논문지
    • /
    • 제9권1호
    • /
    • pp.93-99
    • /
    • 2008
  • 본 논문에서는 정진폭 신호 특성을 갖는 기존의 정진폭 부호화된 다중 부호 이진 직교 (CACB: Constant Amplitude Coded Multicode Biorthogonal) 변조의 구조를 유지하면서 대역폭 효율을 증가시킴으로써 전송률을 높일 수 있는 방식을 제안한다. 높은 대역폭 효율을 얻기 위한 방식으로는 기존에 제안되었던 직교위상-직교위상 변조($Q^2$PSK: Quadrature-Quadrature Phase Shift Keying), 그리고 정진폭 직교위상-직교위상 변조 (CA-$Q^2$PSK: Constant Amplitude-$Q^2$PSK) 방식을 이용한다. 먼저 가장 간단한 결합 방식인 CACB-$Q^2$PSK 방식을 제안한다. 이 방식은 대역폭 효율은 증가하지만 정진폭 특성을 얻을 수는 없기 때문에 정진폭 특성을 유지하기 위한 새로운 첫 번째 CACB-CA-$Q^2$PSK (CACB-CA-$Q^2$PSK II) 변조 방식을 제안한다. 그러나 이 방식은 정진폭을 얻기 위해 여분의 부호화 과정이 필요하므로 대역폭 효율이 낭비되는 단점이 있다. 마지막으로 대역폭 효율을 감소시키지 않는 새로운 두 번째 CACB-CA-$Q^2$PSK (CACB-CA-$Q^2$PSK II) 변조 방식을 제안한다. 컴퓨터 모의실험을 통해 제안된 시스템의 성능을 평가함으로서 제안된 CACB-CA-$Q^2$PSK II 변조 방식의 효율성을 보이도록 한다.

임베디드 병렬 프로세서를 위한 칼라미디어 명령어 구현 (Color Media Instructions for Embedded Parallel Processors)

  • 김철홍;김종면
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제35권7호
    • /
    • pp.305-317
    • /
    • 2008
  • 최근 모바일 컴퓨팅 환경의 변화로 멀티미디어 데이타의 고성능, 저전력 처리에 대한 수요가 증가하고, 프로세서에 있어서 멀티미디어 전용 가속기 기능의 중요성이 크게 부각되고 있다. 이에 본 논문은 고성능, 저전력 멀티미디어 처리를 위한 SIMD 병렬 프로세서용 칼라미디어 명령어를 제안한다. 기존의 범용 마이크로프로세서 전용 멀티미디어 명령어 (e.g., MMX, VIS, AltiVec)는 4개의 8 비트 픽셀을 32 비트 레지스터에 저장하고 처리하는 반면에, 제안하는 칼라미디어 명령어는 인간의 시각이 칼라에 덜 민감한 점을 고려하여 32비트 데이타패스 아키텍처에서 두 쌍 (6개의 픽셀)의 압축된 16비트 YCbCr (6비트 Y, 5비트 Cb와 Cr) 데이타를 32비트 레지스터에 저장하고 동시에 처리함으로써 YCbCr 데이타 처리에서 높은 병렬성과 효율성을 보여준다. 또한 칼라미디어 명령어는 데이타 포맷 사이즈를 줄임으로써 전체시스템의 비용을 절감할 뿐만 아니라 데이타 대역폭의 감소로 시스템 디자인을 간소화한다. SIMD 병렬 프로세서 아키텍처에서 모의 실험한 결과, 칼라미디어 명령어 기반 프로그램은 baseline 명령어 프로그램보다 평균 6.3배 성능향상을 보여준다. 반면, Intel의 대표적인 멀티미디어 명령어인 MMX 기반 프로그램은 동일한 SIMD 병렬 프로세서에서 baseline 명령어 프로그램보다 단지 3.7배 성능향상을 나타낸다. 또한, 칼라미디어 명령어는 MMX보다 시스템 면적 효율 (52% 증가 대비 13% 증가)과 시스템 전력 효율 (50% 증가 대비 11% 증가)에서 우수성을 보여준다. 칼라미디어 명령어는 이러한 성능과 효율을 단지 3%의 시스템 면적과 5%의 시스템 전력의 증가로 얻는 반면, MMX는 14%의 시스템 면적과 16%의 시스템 전력증가가 요구된다.

재구성 전력증폭기용 혼합형 가변 전압 공급기의 설계 (Design of Hybrid Supply Modulator for Reconfigurable Power Amplifiers)

  • 손혁수;김우영;장주영;이해진;오인열;박철순
    • 한국전자파학회논문지
    • /
    • 제23권4호
    • /
    • pp.475-483
    • /
    • 2012
  • 본 논문은 차세대 재구성 전력증폭기용을 위해서, 새로운 타입의 다중 모드 혼합형 전압 공급기를 제안한다. 이를 위한 핵심 회로인 스위칭 증폭기의 새로운 구조를 제안하였다. 혼합형 전압 공급기의 가장 중요한 성능지표 중의 하나인 효율을 증가시키기 위해 멀티 스위칭 증폭기 구조를 이용하였고, 또한 다중 모드 구현을 위해서 멀티 스위칭 증폭기와 입력 신호 검출단을 이용하였다. 성능 비교를 위해서 기본 구조를 지닌 혼합형 가변전압 공급기도 같이 설계되었으며, 새롭게 제안하는 구조 이외에는 모두 동일하게 설계하여 비교를 용이하도록 하였다. 설계된 혼합형 전압 공급기의 효율을 측정하기 위해 384 kHz/3.84 MHz/5 MHz 대역폭을 가지는 EDGE, WCDMA, LTE 신호를 적용하였다. EDGE를 적용한 효율은 85 %, WCDMA를 적용한 효율은 84 % 그리고 LTE를 적용한 효율은 79 %의 결과를 얻게 되었다. 이는 기본 구조보다 최대 9 %의 성능 향상을 얻었으며, 차세대 재구성 송신기인 다중 대역 및 다중 모드 송신기 구현에 적용 가능함을 입증한다.

이중 연결 구조 CC-NUMA 시스템의 효율적인 상호 연결망 구성 기법 (An efficient interconnection network topology in dual-link CC-NUMA systems)

  • 서효중
    • 정보처리학회논문지A
    • /
    • 제11A권1호
    • /
    • pp.49-56
    • /
    • 2004
  • 반도체 미세 공정의 개발과 더불어, 높아진 집적도 및 동작 클럭의 고속화로 단일 프로세서 시스템 성능은 지속적으로 개선되고 있다. 이 결과 기가헬즈 이상의 클럭 속도를 가지는 개인용 컴퓨터가 보편적인 데스크 탑 시스템으로 자리잡게 되었으며, 불과 수년 전의 고가 대형 시스템은 점차 이러한 작은 시스템들을 상호 연결망으로 연결한 형태로 급속히 대체되어가고 있다. 이러한 구조의 클러스터 컴퓨터는 높은 확장성과 고성능을 얻을 수 있으므로, 점차 그 영역을 확대해나가고 있으나, 상호 연결망의 대역폭 및 지연에 따라 성능 제한 요소는 여전히 존재하고 있으며, 이러한 이유로 SCI, Myrinet, Gigabit Ethernet 등 고속의 상호 연결망이 클러스터 시스템의 연결 구조로 사용되고 있다. 프로세서 속도의 개발과 더불어 상호 연결망의 속도 또한 개선되어 왔는데, 상호 연결망은 그 대역폭을 늘리는 것과, 상호 연결망을 이용한 경우의 통신 시간지연의 축소로 볼 수 있다. 대역폭의 확장 및 지연시간의 단축은 상호 연결망의 고속화를 통하여 이루어질 수 있으나, 작은 면적에 집적되어 있는 프로세서와는 달리, 보다 넓은 면적에 펼쳐져 있는 상호 연결망의 동작 속도는, 물리적 거리에 의한 지연으로 인하여 개선의 난이도가 높으며, 따라서 클러스터 시스템의 확장 규모는 상호 연결망의 병목 현상에 의하여 제한된다고 할 수 있다. 이러한 이유로 보다 높은 대역폭의 상호 연결망을 구현하려는 노력은 복수개의 연결 구조를 이용한 형태로 개선되어 왔으며, 고속으로 동작하는 SCI 점 대 점 연결구조론 이용한 다중연결 형태의 시스템이 활발히 연구되어 왔다. 본 논문은 이러한 이중 점 대 점 연결 구조 시스템의 성능 제한 요소인 접근 시간 및 효율을 개선하기 위하여, 두개 중 하나의 점 대 점 연결을 링 형태로, 나머지 하나는 링을 몇 개의 노드의 묶음으로 분할하여 연결하는 구성을 제시하였으며, 방송 및 일 대 일 전송에 적합한, 간단하고 효율적인 경로 설정 방법과 적절한 묶음의 수를 제시하였다. 본 논문에 제시한 구조의 시스템의 성능 측정의 비교 대상으로, 최신 시스템에 채용되어 있는 반대방향 이중 링 구조를 비교 대상으로 하였으며, 반대방향 이중 연결 구조에 비하여 단 논문에 제시한 상호연결망 구성 및 트랜잭션 경로 설정 방법이 상대적으로 우수함을 시뮬레이션을 통하여 검증하였다. 실험 결과, 본 논문에서 제안한 상호연결망 구조 및 트랜잭션 경고 설정 방법을 이용한 경우, 반대방향 이중 링 구조의 시스템 구조에 비하여 단위 트랜잭션의 처리 시간이 1.05∼l.11배 향상되었으며, 시스템의 성능은 1.42∼2.1배 향상되었다.

2차원 비트율-왜곡 모델을 이용한 매크로블록 단위 비트율 제어 (A Macroblock-Layer Rate Control for H.264/AVC Using Quadratic Rate-Distortion Model)

  • 손남례;이귀상;임창훈
    • 한국통신학회논문지
    • /
    • 제32권9C호
    • /
    • pp.849-860
    • /
    • 2007
  • H.264/AVC부호화 방식이 압축성능이 뛰어나더라도 가변길이부호화방식을 따르기 때문에 동영상을 부호화할 때 발생하는 데이터량은 시간의 흐름에 따라 큰 폭으로 변할 수 밖에 없다. 따라서 부호화된 비디오 비트스트림을 고정된 저대역폭의 네트워크를 통해 실시간으로 전송하고자 할 경우에는 부호기로부터 출력되는 비트율을 반드시 제어할 필요가 있다. 기존의 비트율 제어 알고리즘은 각 프레임당 목표 비트를 결정하는 2차원 비트율-왜곡 모델을 채택하고 있다. 본 논문에서는 전송율이 고정된 비디오 채널에서 H.264/AVC 부호화 기법으로 압축된 동영상을 전송할 때 움직임이 많은 영상의 비트율을 보다 효율적으로 제어하는 알고리즘을 제시한다. 제안된 비트율 제어 알고리즘은 2차원 비트율-왜곡 모델식을 이용하여 이전 프레임의 매크로블록과 현재 프레임의 매크로블록간에 움직임 변화량을 예측함으로써 매크로블록 단위로 비트율을 제어한다. 움직임이 많고 장면전환이 빈번한 동영상 샘플을 대상으로 비교 실험한 결과, 비트율 제어의 경우 기존의 알고리즘은 채널전송 환경에 부적합하게 비트율을 초과하지만, 새롭게 제안한 알고리즘은 채널전송에 적합하게 부호화됨을 확인할 수 있었다. 화질 또한 제안한 방법이 기존의 비트율 제어 방법보다 평균적으로 $0.4{\sim}0.9\;dB$로 높게 나타남을 확인하였다.

소형 무전기를 위한 On-Board 이중대역 안테나 개발 (Development of On-Board Dual-Band Antenna for Small Walkie-Talkie)

  • 박영배;이상석;이영훈
    • 한국전자파학회논문지
    • /
    • 제26권10호
    • /
    • pp.885-894
    • /
    • 2015
  • 본 논문에서는 소형 무전기에 적용이 가능하며, RFID/USN 920 MHz 대역(917~923.5 MHz)과 WiFi 2.4GHz 대역(2.4~2.483 5GHz)대역에서 반사손실이 10 dB 이상이며, 전방향 방사특성을 갖는 On-Board 이중대역 안테나를 제안하였다. 안테나 설계의 기본 구조는 Meander 모노폴 안테나이며, 제안조건을 만족하는 안테나 설계를 위해 이중 스터브와 탭를 사용하였다. 이중 스터브와 탭은 스터브에서 공통모드와 차동모드를 형성하여 안테나의 리액턴스를 영향을 주어, 안테나 특성인 대역폭과 반사손실, 이득, 방사특성을 개선하게 된다. 무전기 시스템 크기는 $52{\times}77mm^2$이고, 안테나 부분은 $52{\times}15mm^2$ 크기로 제한하였으며, 기판은 두께가 0.8 mm이고, 기판은 상대유전율은 4.4인 FR4 기판을 사용하였다. 실험결과, 이중대역에서 반사손실 10 dB를 만족하였으며, 최대 대역폭과 최대이득은 RFID/USN 대역에서 82 MHz(8.9 %)와 3.17 dB, WiFi 대역에서 360 MHz(15.1 %)와 1.95 dB이며, 방사특성은 전방향 특성의 결과를 얻었다. 본 논문의 결과를 적용함으로써 무전기의 가격경쟁력과 생산성 효율을 향상시킬 수 있다.

모바일 와이맥스에서의 효율적인 무선링크 대역폭 활용을 위한 헤더압축기법인 ROHC RTP 프로파일의 성능 분석 (Performance Analysis of ROHC RTP profile for Efficient Utilization of the bandwidth in Mobile WiMAX)

  • 우현제;김주영;권정민;이미정
    • 정보처리학회논문지C
    • /
    • 제15C권5호
    • /
    • pp.399-408
    • /
    • 2008
  • IP 기반 무선 광대역 서비스를 제공하는 모바일 와이맥스에서 물리적으로 제한적인 무선링크의 대역폭은 성능 저하의 큰 요인이 된다. 모바일 와이맥스 표준에서는 무선링크 대역폭의 효율적 활용을 위해 헤더 압축 기법인 PHS(Payload Header Suppression)를 정의하였으나, 제한적인 압축 가능 필드로 인해 PHS의 압축 효율성은 매우 낮다. 이에 본 논문에서는 높은 비트에러율과 긴 RTT(Round Trip Times) 및 제한적인 자원과 같은 특성을 지닌 무선 링크에 적절한 헤더 압축 기법으로 제안된 ROHC(Robust Header Compression)를 모바일 와이맥스에 적용하였을 때의 성능을 분석하고 PHS와 비교하였다. ROHC 성능에 대한 기존연구들은 무선링크에서의 비트에러에 대한 성능 분석에 초점을 맞추었으나, 맥 계층에서 에러 체크 기능을 제공하는 와이맥스와 같은 무선시스템의 경우 비트에러가 포함된 패킷이 상위 계층에 전달될 확률은 거의 없으므로 다른 측정 기준이 필요하다. 이에 본 논문에서는, 비트에러 대신 모바일 와이맥스 환경에서 발생할 수 있는 패킷 손실에 따른 ROHC의 성능 평가를 수행하였다. 다양한 ROHC 구현파라미터들이 ROHC 성능에 미치는 영향을 분석하고, ROHC와 기존의 방안인 PHS의 성능을 비교하였다.