• 한국전자파학회논문지
• /
• 제10권2호
• /
• pp.187-195
• /
• 1999

스펙트럼 분석기의 2차 l$\infty$al oscillator(L이 신호인 3.2 GHz에서 동작하는 직렬 례환형 유전체 공진 발진기 를 설계 및 제작하였다. 트랜지스터의 소신호 산란계수를 이용하여 발진기를 설계하였으며, 유전체 공진기와 마이크로스트립 선로 사이의 결합계수로 인한 유전체 공진기의 반사계수를 조정하여 우수한 저잡음 특성을 얻었다. 제작된 유전체 공진 발진기의 측정 결과 출력전력은 10.50 dBm. 위상잡음은 10 kHz의 오프셋에서 -116 dBc/Hz. 고조파특성은 19.33 dBc를 얻었다.

• 한국광학회지
• /
• 제30권6호
• /
• pp.230-236
• /
• 2019

저렴한 retro-반사지와 미소 전자 기계 시스템(micro electro-mechanical system, MEMS) 거울을 이용한 실내용 무선 광 통신용 위치 탐색 및 자동 링크 정렬 방법을 제안하고 실험하였다. 직접적인 가시선(line of sight, LOS) 확보를 위하여 retro-반사지에서 돌아온 빛으로부터 수신단 위치를 파악하고 MEMS 거울을 통한 빔 조종으로 통신 링크를 자동 정렬하였다. 자동 정렬된 광 링크를 통하여 7 m 전송 거리에서 2.5 Gb/s NRZ 신호를 전송하여 비트 에러율 10^-12에서 수신 감도 -31.87 dBm의 성능을 가졌다.

• ETRI Journal
• /
• 제39권5호
• /
• pp.737-745
• /
• 2017

A 6-GHz-to-18-GHz monolithic nonuniform distributed power amplifier has been designed using the load modulation of increased series gate capacitance. This amplifier was implemented using a $0.25-{\mu}m$ AlGaN/GaN HEMT process on a SiC substrate. With the proposed load modulation, we enhanced the amplifier's simulated performance by 4.8 dB in output power, and by 13.1% in power-added efficiency (PAE) at the upper limit of the bandwidth, compared with an amplifier with uniform gate coupling capacitors. Under the pulse-mode condition of a $100-{\mu}s$ pulse period and a 10% duty cycle, the fabricated power amplifier showed a saturated output power of 39.5 dBm (9 W) to 40.4 dBm (11 W) with an associated PAE of 17% to 22%, and input/output return losses of more than 10 dB within 6 GHz to 18 GHz.

• 전기저널
• /
• 통권302호
• /
• pp.64-70
• /
• 2002

현재 미쓰비시(삼릉)전기를 비롯한 빌딩관련업계에서는 빌딩의 재건축이나 설비투자는 감소되고 건물$\cdot$설비의 장(長)수명화가 도모되고 있으며, 전체수명에 걸친 경제적 부담을 종합적으로 억제함으로써 러닝코스트를 최적화하려는 경향은 더욱 높아질 것으로 예측된다. 빌딩의 기획$\cdot$설계단계에서부터 폐기까지의 라이프사이클에서 러닝코스트가 점하는 비율은 라이프사이클 코스트(LCC)전체의 $70\%$에서 $80\%$가 된다. 이것을 억제하는 것은 중요한 과제로서, 그 지원시스템으로 고도의 빌딩매니지먼트 시스템(BMS)이 필요하게 된다. 개발한 BMS는 중$\cdot$대규모 빌딩시스템 확대판매를 위한 새로운 시스템이지만 종합관리서비스를 위한 수탁용 지원시스템이기도 하다. 빌딩 라이프사이클의 전(全)단계(기획$\cdot$설계$\rightarrow$건설$\rightarrow$운용관리$\rightarrow$처분)에서 대응하게 되어 있다. 동사그룹(미쓰비시전기 및 미쓰비시전기 빌딩테크노서비스)은 빌딩오너의 경영적 시각에서, 활동이 가능하며 메이커와 서비스회사의 구분없이 다방면에 걸쳐 역할을 담당하고 있다. 또 고객에게 가치를 제공하는 기술과 전국적인 대응체제는 BMS 개발에 큰 힘이 되고 있다. 개발한 BMS의 특징은, 지금까지의 설비관리시스템의 실적을 베이스(경험, 노하우 등)로 다시 보완하여 장치함으로써 임차인관리시스템, 나아가 에너지 절약 요구에 응한 에너지관리까지 확대하여 유기적(관련정보와 연계를 갖도록 한다는 의미)으로 구축한 시스템을 완성한 점이다.

• 한국정보통신학회논문지
• /
• 제8권4호
• /
• pp.787-792
• /
• 2004

본 논문에서는 근거리무선 통신용 RF 모듈을 구성하는 핵심 부품인 5.5GHz 대역의 발진기를 설계 제작하였다. NEC사의 잡음 특성이 우수한 HJ FET인 NE3210S01를 사용하여 위상잡음 특성을 개선하였고, 구현된 회로는 HP사의 회로 시뮬레이터인 ADS2002를 사용하여 설계 및 제작하였으며 발진기의 특성을 측정한 결과, 중심 주파수 5.5 GHz에서 출력전력이 10 dBm 그리고 2차 고조파 억압이 -31 dBc이며 중심 주파수 100 kHz offset에서 -98.83 dBc의 위상잡음 특성을 얻었다. 제작된 발진기는 근거리 무선 통신용 국부 발진기로 이용될 수 있다.

• 한국통신학회논문지
• /
• 제30권10A호
• /
• pp.965-970
• /
• 2005

본 연구에서는 IEEE 802.11a 표준 무선랜 단말기에 활용 가능한 SPDT Tx/Rx 스위치 MMICs를 설계 및 제작하였다. 이를 위하여 먼저 핵심이 되는 pHEMT 스위치 소자의 에피구조를 설계하였으며, 한국전자통신연구원(ETRI의 $0.5{\mu}m$ pHEMT 스위치 공정을 이용하였다. 제작된 SPDT형 Tx/Rx 스위치 MMIC는 주파수 5.8 GHz, 동작전압 0/-3V에서 삽입손실 0.68 dB, 격리도 35.64 dB, 그리고 반사손실 13.4dB의 특성을 보였으며, 전력전송능력인 P1dB는 약 25dBm, 그리고 선헝성의 척도인 IIP3는 42 dBm 이상으로 평가되었다. 제작된 스위치 회로의 성능은 상용제품과 비교 분석한 결과 반사손실은 약간 부족하였으나 삽입손실은 비슷한 수준이며, 특히 격리도는 동작전압 ${\pm}$ 3V/0Vv, 주파수 5.8GHz에서 약 8 dB 이상 우수하였다. 이와 같은 여러 가지의 스위치 회로의 성능은 본연구에서 개발된 pHEMT SPDT 스위치는 IEEE802.11a 표준 5GHz 대역 무선랜에 충분히 할용할수 있을 것으로 생각된다.

• 대한전자공학회논문지TC
• /
• 제48권1호
• /
• pp.77-83
• /
• 2011

본 논문에서는 차세대 무선통신 중계기 및 기지국용 50W급 Doherty 전력증폭기를 설계 및 제작하였다. Doherty 전력증폭기의 보조증폭기를 구현하기 위하여 Gate 바이어스 조절회로를 사용하였다. Gate 바이어스 조절회로는 보조증폭기를 구현할 수 있으나 Doherty 전력증폭기의 출력특성을 개선하기에는 제한된 특성을 가졌다. 이를 해결하고자 Drain 바이어스 조절회로를 첨가였다. 그리고 Doherty 전력증폭기의 효율을 개선하고자 일반적인 2-way 구조가 아닌 3-way 구조를 적용하여 3-way GDCD(Gate and Drain Control Doherty) 전력증폭기를 구현하였다. 비유전율(${\varepsilon}r$) 4.6, 유전체 높이(H) 30 Mill, 동판두께(T) 2.68 Mill(2 oz)인 FR4 유전체를 사용하여 마이크로스트립 선로와 칩 캐패시터로 정합회로를 구성하였다. 실험결과 3GPP 동작 주파수 대역인 2.11GHz ~ 2.17GHz에서 이득이 57.03 dB이고, PEP 출력이 50.30 dBm, W-CDMA 평균전력 47.01 dBm, 5MHz offset 주파수대역에서 -40.45 dBc의 ACLR로써 증폭기의 사양을 만족하였다. 특히 3-way GDCD 전력증폭기인 일반전력증폭기에 비해 동일 ACLR에 대하여 우수한 효율 개선성능을 보였다.

• 한국전자파학회논문지
• /
• 제23권6호
• /
• pp.682-690
• /
• 2012

본 논문은 2차 고조파 주입을 적용한 고선형의 균형적인 자체 발진 혼합기(SOM)를 제안하였다. 제안한 SOM은 발진을 위하여 균형적 공진기 구조인 H-슬롯 결함 접지면 구조로 설계하였다. H-슬롯 결함 접지면 구조는 높은 Q 계수를 가지므로 발진기의 낮은 위상 잡음을 제공하기에 적합한 구조이다. 혼합기는 균형적 국부발진기(LO) 신호가 RF 입력 포트에 영향을 주면 안 되므로 LO-RF 신호의 격리에 좋은 단일 평형 혼합기를 활용하였다. 또한, 제안한 SOM은 선형성 향상을 위해 IF의 2차 고조파 주입을 위하여 서로 다른 피드백 경로를 사용하는 두 가지 방법을 제안하였다. 첫 번째 방법은 입력 파워 -20 dBm의 5 GHz RF 입력 신호일 때 226 MHz IF에서 3.08 dB의 변환 이득을 실현하였고, 두 번째 방법으로는 입력 파워 -20 dBm의 5.2 GHz RF 입력 신호일 때 423 MHz IF에서 2 dB의 변환 이득을 달성하였다. 두 가지 방법 대한 측정 결과, 3차 혼변조 왜곡(IMD3)는 각각 61.8 dB, 65 dB로 나타났다. 따라서 제안한 SOM은 2차 고조파 주입 기술을 적용하지 않은 것에 비해 두 가지 방법 각각 IMD3가 18.8 dB, 21 dB로 개선되었으므로 향상된 선형성을 보여준다.

• 한국식품영양학회지
• /
• 제23권1호
• /
• pp.88-93
• /
• 2010

다식을 세계화시킬 목적으로 기능성 요소를 고루 갖추고 있는 현미에 식감과 기호도 향상을 위해 감자 변성 전분을 배합하여 품질 특성을 개선하고자 한 연구결과의 요약은 다음과 같다. 감자 변성 전분을 현미분말의 0, 25, 50, 75, 100% 수준으로 배합하여 제조한 다식의 일반성분 측정 결과 수분 함량은 유의차는 없었지만 감자 변성 전분 배합 비율이 증가할수록 증가하는 경향을 보였고, 회분, 단백질 및 지방 함량은 감자변성 전분 함량이 증가할수록 유의적으로 감소하였다. 감자 변성 전분 배합 비율이 증가할수록 밝기를 나타내는 명도(L값)는 유의적으로 증가하였다(p<0.001). 적색도를 나타내는 a값은 감자 변성 전분 배합비가 높아질수록 낮아지는 경향을 나타내었으며, 특히 감자 변성 전분 100%에서 -0.40으로 유의적(p<0.001)으로 가장 낮게 나타났다. 황색도를 나타내는 b값은 감자 변성 전분 배합량이 증가할수록 유의적으로 낮아지는 것으로 나타났다(p<0.001). 물성 측정 결과, 경도(hardness), 검성(gumminess) 및 씹힘성(chewiness) 모두 감자 변성 전분의 첨가량이 증가할수록 유의적으로 증가하였다. 관능 평가 결과, 색(color)은 감자 호화전분 배합 비율이 50% 수준에서 가장 좋은 평가가 나타났고, 그 이상의 비율인 50, 75, 100%로 배합 시에는 대조군에 비해 유사하거나 낮은 평가가 나타났다. 단맛(sweetness)의 경우 감자 변성 전분 25% 배합군(BM1)에서 유의적으로 높게 평가되었으며, 입안에서의 감촉(mouthfeel)은 50% 배합군(BM2)에서 유의적으로 가장 높았으며, 감자 변성 전분을 75% 이상 첨가한 경우는 낮아지는 것으로 나타났다. 씹힘성(chewiness)과 전반적인 기호도(overall-quality)에 있어서도 유의적으로 감자 변성 전분 50% 배합군(BM2)이 가장 높게 평가되어 현미다식에 감자 변성 전분 배합 50%가 바람직할 것으로 판단된다.

• 전기전자학회논문지
• /
• 제7권2호
• /
• pp.236-244
• /
• 2003

본 논문에서는 기존에 값비싼 BiCMOS 공정으로 주로 구현되던 이동통신 단말기용 RF단 및 IF단 회로들을 CMOS 회로로 설계하고, 최종적으로 PCS 대역 송신용 CMOS RF/IF 단일 칩을 설계하였다. 설계된 회로는 IF PLL 주파수합성기, IF Mixer, VGA등을 포함하는 IF 단과, SSB RF Mixer 블록과 구동 증폭기를 포함하는 RF 단으로 구성되며, 디지털 베이스밴드와 전력증폭기 사이에 필요한 모든 신호처리를 수행한다. 설계된 IF PLL 주파수합성기는 100kHz의 옵셋 주파수에서 -114dBc/Hz의 위상잡음 특성을 보이며, lock time은 $300{\mu}s$보다 작고, 3V 전원에서 약 5.3mA의 전류를 소모한다. IF Mixer 블록은 3.6dB의 변환이득과 -11.3dBm의 OIP3 특성을 보이며, 3V 전원에서 약 5.3mA의 전류를 소모한다. VGA는 모든 이득 설정시 3dB 주파수가 250MHz 보다 크며, 약 10mA의 전류를 소모한다. 설계된 RF단 회로는 14.93dB의 이득, 6.97dBm의 OIP3, 35dBc의 image 억압, 31dBc의 carrier 억압 등의 특성을 보이며, 약 63.4mA의 전류를 소모한다. 설계된 회로는 현재 $0.35{\mu}m$ CMOS 공정으로 IC 제작 중에 있다. 전체 칩의 면적은 $1.6㎜{\times}3.5㎜$이고 전류소모는 84mA이다.