• 전기의세계
• /
• 제45권9호
• /
• pp.37-41
• /
• 1996

MEMS 기술에 의해 개발되고 있는 많은 제품들 가운데 가장 잠재력 있고 큰 시장을 가진 대형 projector의 개발은 핵심 chip이 현재 DMD(Digital Micromirror Device), AMA(Actuated Mirror Array), 그리고 GLV(Grating Light Valve) 방식으로 진행되고 있으며 TI사가 개발 중인 DMD projector가 상품화에 근접해 있으며 고화질의 시제품을 SID(Society for Information Display) 국제 전시회에 출품하여 전세계 연구원들의 이목을 끌었으며 앞으로 어떻게 수율을 높이고 광학계의 단순화를 이루어 제작비를 낮추는 가가 관심의 초점이다. MEMS 연구를 하는 한 사람으로서의 사견으로도 이 제품이 성공하여야 범세계적으로 일어나고 있는 MEMS 기술이 더욱 확실한 신기술로서의 지위를 갖고 연구되리라 믿는다.

• 전자공학회논문지
• /
• 제54권2호
• /
• pp.47-52
• /
• 2017

본 논문에서는 생체 신호 처리를 위한 중간 속도를 갖는 A/D 변환기 설계를 위하여 1.8V 전원의 CMOS SAR(Successive Approximation Register) A/D 변환기를 설계하였다. 본 논문에서 C-DAC Array의 MSB단을 4분할하여 선형성을 향상시킨 10비트 SAR A/D 변환기 설계를 제안한다. 아날로그 입력이 인가되는 MSB 단의 전하가 충전되는 시간을 확보하여 선형성을 높였다. MSB단이 아날로그 입력을 샘플링하는 블록이기 때문에 초기 값을 보다 정교하게 받아들이는 원리를 통해 선형성을 확보하였다. C-DAC에서 Split 커패시터를 사용하여 면적을 최소화하고, 전력을 감소시켰다. 제안된 SAR A/D 변환기는 0.18um CMOS 공정을 이용하여 설계하였고, 공급 전압 1.8V에서 4MS/s의 변환속도를 가지며, 7.5비트의 ENOB(Effective Number of Bit)이 측정되었다. $850{\times}650um^2$의 면적, 총 전력소모는 123.105uW이고, 170.016fJ/step의 FOM(Figure of Merit)을 확인할 수 있다.

• 한국전자파학회논문지
• /
• 제29권11호
• /
• pp.857-867
• /
• 2018

현재 레이다의 발전 형태는 기존의 능동위상배열에서 디지털형 위상배열로 진화하고 있다. 디지털형 위상배열은 수신빔을 자유롭게 구성할 수 있는 장점이 있다. 이를 가능하게 하려면 각각의 복사소자별 수신신호가 디지털화되어야 한다. 본 논문에서는 이를 위한 디지털 송수신모듈을 설계 및 제작하고 시험결과를 제시하여 가능성을 확인하고자 한다. 디지털 송수신모듈은 4개의 송수신 채널을 포함한 쿼드팩 형태로 구성하였다. 고출력 송신을 위해 각 채널별로 GaN 소재의 고출력증폭소자(HPA)를 사용하였으며, 송신파형 발생과 수신신호 디지털변환을 위해 송수신 집적소자를 적용한 디지털 회로를 적용하였다. 제작한 결과, 각 채널별로 송신출력은 350 W 이상, 수신이득은 47 dB, 수신잡음지수 2 dB 이하를 만족하였다. 또한 모듈 내에서 최종 광신호로 변환된 수신출력을 저장하고, 분석하여 수신 특성을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제39권2호
• /
• pp.1-6
• /
• 2002

본 논문에서는 UXGA(Ultra extended Graphics Array)급 TFT LCD Driver를 지원하는 Analog Flat Panel Interface(AFPI)용 Module을 설계하였다. 제안하는 AFPI는 8-b ADC, 자동이득 제어기(AGC), 저잡음 PLL로 구성 되어있다. 8-b ADC는 고속동작과 저전력 기능을 위한 새로운 구조로서 FR(Folding Rate)이 8, NFB(Number of Folding Block)이 2, Interpolation rate이 16이며, 분산 Track and Hold구조를 사용하여 Sampling시 입력주파수를 낮추어 높은 SNDR을 얻을 수 있었다. 또한 Gain과 Clamp을 통제 할 수 있는 Programmable한 AGC, 낮은 Jitter Noise PLL을 설계하였다. 제안된 Module은 0.2㎛, 1-Poly 5-Metal, n-well CMOS공정을 사용하여 제작되었으며, 유효 칩 면적은 3.6mm × 3.2mm이고 602㎽의 전력소모를 나타내었다. 입력 주파수는 10㎒, 샘플링 주파수 200㎒에서의 INL과 DNL은 ±1LSB 이내로 측정되었으며, SNDR은 43㏈로 측정되었다.

• 마이크로전자및패키징학회지
• /
• 제23권4호
• /
• pp.35-41
• /
• 2016

고출력 LED 조명용 패키지를 제조함에 있어서 발열은 LED의 광출력과 수명에 매우 중요한 영향을 주는 인자로 알려져 있다. 본 연구에서는 가로등용 고출력 LED 패키지를 개발함에 있어서 효과적인 방열을 하기 위하여 방열효과가 상대적으로 우수한 구조인 chip-on-a-heat sink 구조를 가지는 세라믹-메탈 기반의 패키지를 제조하였다. 열확산 기능을 하는 heat sink 기판소재는 알루미늄 합금을, LED 어레이 회로를 형성하는 절연막으로는 저온동시소성용 glass-ceramics을 사용하였다. 특히 열처리 시 가장 이슈가 되는 세라믹-금속 하이브리드 패키지 기판의 휨을 억제하기 위한 수단으로서, glass-ceramic 절연막을 부분 코팅함으로써 휨현상을 용이하게 줄일 수 있게 되었다. 또한, LED 패키지의 방열특성의 향상 즉 열저항도 기존의 MCPCB 패키지나 전면 코팅형 절연막 패키지에 비해 훨씬 낮아지는 효과를 얻었을 뿐 아니라, 세라믹 코팅소재의 절감효과도 볼 수 있게 되었다.

• 한국산학기술학회논문지
• /
• 제9권2호
• /
• pp.462-469
• /
• 2008

본 논문에서는 KOINONIA 무선 개인 영역 네트워크 (WPAN: Wireless Personal Area Network) 표준을 프로그래밍 가능한 게이트 배열 (FPGA: Field-Programmable Gate Array)로 설계하고 시스템 온 칩 (SoC: System on Chip)으로 구현하였다. 변조부에서는 정진폭을 유지할 수 있도록 잉여 비트를 이용하여 부호화하였고, 수신부에서는 이 잉여 비트를 복호 하는데 사용함으로써 낮은 신호 대 잡음비 (SNR: Signal to Noise Ratio)에서도 동작이 가능하게 하였다. KOINONIA WPAN은 400만 게이트 급의 FPGA에서 44MHz이상으로 동작하였으며, 무선 주파수 (RF: Radio Frequency) 모듈과의 연동 실험에서는 최소 입력 전력 레벨 감도 (MIPLS: Minimum Input Power Level Sensitivity)가 -86dBm인 환경에서 SNR은 13dB, 패킷 오율 (PER: Packet Error Rate)은 1% 이하라는 높은 성능을 나타내었다. SoC 칩은 하이닉스 0.25um 상보 금속 산화 반도체 (CMOS: Complementary Metal Oxide Semiconductor) 공정을 이용하였으며 면적은 $6.52mm{\times}6.92mm$이다.

• 전기전자학회논문지
• /
• 제9권1호
• /
• pp.65-71
• /
• 2005

실세계에서 발생하는 물리적인 신호는 센서를 통하여 전기적 신호로 바뀌어 전자회로에 입력된다. 입력된 전기적 신호는 아날로그 형태인데 디지털 신호처리를 위해서 아날로그-디지털 변환기 (ADC Analog-Digital Converter)를 사용하여 디지털 신호로 변환시켜야 한다. 실리콘 마이크로 센서와 결합되어 사용되는 신호처리 회로 및 ADC는 단일칩에 구현되기 용이하도록 저전력 및 소면적으로 설계되어야 한다. 본 논문에서는 실리콘 마이크로센서와 단일칩에 구현하기 적합하도록 실리콘 사용 면적을 대폭 줄인 전하재분배 방식의 ADC를 설계하였다. 설계된 방식은 4 비트 변환을 두 차례 수행하여 8 비트 변환을 하는 방식으로 기존 방식에 비해 커패시터 어레이의 면적을 1/16로 줄였다. 연적을 줄인 대신 변환에 사용된 클럭의 수는 2배 정도 증가되었으나 압력센서의 신호는 고속 변환이 요구되지 않으므로 압력센서에 적합하다고 할 수 있다.

• 전기전자학회논문지
• /
• 제28권2호
• /
• pp.234-238
• /
• 2024

본 논문은 낮은 구동 전류 특성과 3차원 적층 구조로 확장시킬 수 있는 장점을 가진 3차원 적층형 이중 팁 RRAM을 CNN 가속기 아키텍처에 접목하는 연구를 수행한 논문이다. 3차원 적층형 이중 팁을 적층 형태의 병렬연결로 시냅스 어레이에 사용하여 멀티-레벨을 구현하였다. 이를 Network-on-chip 형태의 가속기 내에 DAC, ADC, 버퍼 및 레지스터, shift & add 회로 등 다양한 하드웨어 블록들과 함께 구성하여 CNN 가속기에 대한 시뮬레이션을 수행하였다. 시냅스 가중치와 활성화 함수의 양자화는 16-bit으로 가정하였다. 해당 가속기 아키텍처를 위한 병렬 파이프라인을 통해 CNN 연산을 시뮬레이션한 결과, 연산효율은 약 370 GOPs/W를 달성하였으며, 양자화에 의한 정확도 열화는 3 % 이내가 되는 결과를 나타냈다.

• 한국인터넷방송통신학회논문지
• /
• 제24권4호
• /
• pp.121-127
• /
• 2024

본 논문에서는 다중 위상배열 구조의 위성통신단말 송수신모듈 적용을 위한 핵심부품인 FEM(Front-End Module) MMIC를 구성품인 전력증폭기 (PA: Power Amplifier)와 저잡음증폭기 (LNA: Low Noise Amplifier)를 단일칩으로 설계하여 제작, 검증하였다. Win-semiconductors사의 화합물반도체 공정인 GaAs PP10 (100nm) 공정을 사용하여 제작하였으며, 전용 시험보드를 이용하여 운용 주파수 대역 7.2-10.5GHz 동작, 출력 1W, 잡음지수 1.5dB 이하의 특성을 확보하였다. 개발된 FEM MMIC는 단일칩으로도 활용이 가능하며, 구성품인 PA, LNA도 각각의 소자로도 활용이 가능하다. 개발된 소자는 해외 부품의 국산화 대체와 X대역을 사용하는 민수/군수의 다양한 응용분야에서 사용될 것이다.

• 대한기계학회논문집A
• /
• 제34권5호
• /
• pp.535-539
• /
• 2010

본 논문에서는 시료의 희석비를 조절할 수 있는 $2{\times}6$ well 어레이 디지털 희석소자를 제안한다. 본 소자는 정해진 체적을 가지는 Well 의 경계면에 경계밸브(Inter-well Valve)를 설치하고, 이를 선택적으로 개폐하여 구조적 변경 없이 희석비를 조절할 수 있다. 제안된 희석소자는 희석비를 선형 또는 지수적으로 희석 오차 17% 이내에서 조절 할 수 있을 뿐만 아니라, 희석된 시료의 체적을 정확하게 제어하여 이종시료와 17.7% 오차 이내에서 희석된 시료를 반응시킬 수 있다.