• 전자공학회지
• /
• 제25권5호
• /
• pp.31-41
• /
• 1998

With the advent of portable electronic systems, power consumption has recently become a major issue in circuit and system design. Furthermore, the sophisticated fabrication technology makes it possible to embed more functions and features in a VLSI chip, consequently calling for both higher performance and lower power to deal with the ever growing complexity of system algorithms than in the past. VLSI designers should cope with two conflicting constraints, high performance and low power, offering an optimum trade off of these constraints to meet requirements of system. Historically, VLSI designers have focused on performance improvement, and power dissipation was not a design criteria but an afterthought. This design paradigm should be changed, as power is emerging as the most critical design constraint. In VLSI design, low power design can be accomplished through many ways, for instance, process, circuit/logic design, architectural design, and etc.. In this paper, a few low power design examples, which have been used in 8 bit micro-controller core, and can be used also in 4/16/32 bit micro-controller cores, are presented in the areas of circuit, logic and architectural design. We first propose a low power guidelines for micro-controller design in SAMSUNG, and more detailed design examples are followed applying 4 specific design guidelines. The 1st example shows the power reduction through reduction of number of state clocks per instruction. The 2nd example realized the power reduction by applying RISC(Reduced Instruction Set Computer) concept. The 3rd example is to optimize the algorithm for ALU(Arithmetic Logic Unit) to lower the power consumption, Lastly, circuit cells designed for low power are described.

• 대한전자공학회논문지SP
• /
• 제42권1호
• /
• pp.79-85
• /
• 2005

이 논문에서는 IMT-2000용 인터폴레이션 필터의 저전력 설계 및 구현 방식을 제안하였다. DA(Distributed Arithmetic) 방식의 장점인 프로세서 구조와, CSD(Canonic Signed Digit) 방식의 장점인 덧셈 연산의 최소화 방법을 함께 사용하여 각 구조의 장점을 살린 인터폴레이션 필터 구조를 제안하였다. 필터계수는 CSD형으로 나타낸 후에 4비트씩 가능한 모든 계산을 미리 수행하여 저장하고, MUX와 덧셈 프로세서를 사용하여 곱셈 연산을 수행하도록 설계하였다. 이와 더불어 기존 곱셈기 구조에서 사용되는 출력용 덧셈기와 지연소자는 1개의 덧셈기와 쉬프트 레지스터를 사용하여 효율적으로 구현될 수 있음을 보였다. IMT-2000에서 사용되는 40탭 인터폴레이션 필터에 대하여, 제안된 구조와 기존의 곱셈기를 사용한 구조를 각각 Verilog-HDL 코딩을 통하여 설계하였다. 기존의 곱셈기를 사용한 구조와 게이트 수를 비교한 결과 68.43%의 감소를 달성할 수 있었다.

• 한국인터넷방송통신학회논문지
• /
• 제20권1호
• /
• pp.101-106
• /
• 2020

본 논문은 채널에서 발생되는 부호간 간섭을 줄일 수 있는 QE-MMA 적응 등화 알고리즘의 성능 개선을 위하여 varying stepsize를 적용한 VS-QE-MMA (Varying Stepsize-Quantized Error-MMA)에 관한 것이다. 송신 신호의 고차 통계치와 오차 신호의 부호만을 이용하는 SE-MMA에서 오차 신호의 크기를 power-of-two 연산을 적용하여 탭 계수 갱신시 필요한 승산과 감산을 천이와 감산만으로 대체하여 H/W 응용을 용이하도록 QE-MMA가 등장하였다. QE-MMA는 이와 같이 연산량의 단순화에 의한 적응 등화 성능이 열화되므로 이를 개선하기 위하여 제안 방식인 VS-QE-MMA에서는 적응을 위한 고정 stepsize를 오차 신호의 비선형 변환에 의한 varying stepsize를 적용하였다. 동일한 채널과 신호대 잡음비에서 제안 방식이 기존 QE-MMA보다 개선된 성능을 얻을 수 있음을 시뮬레이션으로 확인하였다. 시뮬레이션 결과 VS-QE-MMA가 QE-MMA보다 모든 성능 지수에서 우월하였으며, 신호대 잡음비가 10dB 이상일 때 varying stepsize의 효과를 얻을 수 있음을 확인하였다.

• 한국안전학회지
• /
• 제28권3호
• /
• pp.107-113
• /
• 2013

Problem solving and/or decision making process usually encountered in human living consists of a sequence of human behaviors based upon his/her knowledge. Thus, Rasmussen introduced Skill-Rule-Knowledge paradigm to countermeasure human errors that can occur in Nuclear Power Plants. Unfortunately however, it was not so easy as expected since objective evidence have not been obtainable with conventional research techniques. With the help of EEG band pawer ratio techniques, this study tried to get psycho-physiological symptoms of human errors, if any, while human beings perform knowledge-based behaviors such as simple arithmetic computations with different difficulty level. A set of simulated works was carried out with a computer station. Four kinds of arithmetic computation tasks were given to 10 health male under-graduate students on different day individually, and during the experiment, EEG and ECG was measured continuously for objective psycho-physiological analysis. According to the results, ${\alpha}$/(${\alpha}+{\beta}$) as well as ${\alpha}/{\beta}$ band power ratio were sensitive to task difficulty level which consistently decreased both. However, any one of them failed to reveal the influence of tasks with different difficulty level in the aspect of task duration time. On the contrary, Heart Rate Variability was more suggestive than expected. To make a conclusion, it can be said that band power of EEG waves will be helpful in not only assessment of work difficulty level but also assessment of workers' skill development if supported by cardiac function such as HRV.

• 한국인터넷방송통신학회논문지
• /
• 제21권1호
• /
• pp.55-60
• /
• 2021

본 논문은 시분산 채널에서 발생되는 비선형 찌그러짐에 의한 부호간 간섭을 줄일 수 있는 QE-MMA 적응 등화알고리즘에서 양자화 비트수와 stepsize에 의한 성능 평가에 관한 것이다. QE-MMA는 송신 신호 고차 통계치와 오차신호 부호만을 이용하는 SE-MMA에서 오차 신호의 크기를 power-of-two 연산을 적용하여 탭 계수 갱신 시 필요한 승산과 가산을 천이와 가산만으로 대체하여 H/W 응용을 용이하도록 제안되었다. 그러나 QE-MMA에서 오차의 부호를 얻기 위한 오차 신호의 발생 시 stepsize와 양자화기 비트수에 의해 적응 등화 성능이 상이하게 되며, 이를 시뮬레이션으로 확인하였다. 시뮬레이션 결과 QE-MMA 적응 알고리즘의 성능에서 정상 상태에 도달하기 위한 수렴 속도는 stepsize에 의해 결정되며 정상 상태 이후의 잔여량은 양자화 비트수에 의해 결정됨을 확인하였다.

• Journal of Electrical Engineering and Technology
• /
• 제10권5호
• /
• pp.2062-2069
• /
• 2015

In the series hybrid active power filter (SHAPF) with magnetic flux compensation (MFC), the system current oscillate in the experimental results when adding the same phase harmonic current command in current control block. This condition endangers the security of the SHAPF. Taking the digit period average arithmetic as example, this paper explains the inter-harmonics current oscillation in the experiment. The conclusion is that the SHAPF is unstable to the inter-harmonics current in theory. Limited by the capacity of the inverter, the system current and the inverter output current do not increase to infinite. At last, some methods are proposed to solve this problem. From the practical viewpoint, the voltage feed-forward control is easy to achieve. It can suppress the current oscillation problems, and also improve the filtering effect. The feasibility of the methods is validated by both the emulation and experiment results.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.84-93
• /
• 2007

이 논문에서는 고속 FFT 구현을 위한 Radix-8 구조를 제안한다. 제안 FFT 구조의 핵심은 Radix-8 DIF(Decimation In Frequency) 나비연산기 구조이다. Radix-8 알고리즘은 고속처리는 가능하나 구현면적이 증가하는 단점이 있는데, 제안 구조는 곱셈연산을 DA(Distributed Arithmetic) 방식을 사용하여 구현함으로써 구현 면적이 증가하는 것을 줄일 수 있었다. 64-point FFT에 대하여 기존의 Radix-4 나비연산기와 제안된 Radix-8 나비연산기를 각각 사용하여 구현한 결과 구현면적이 49.2%가 증가하였다. 즉, Throughput을 2배로 증가시키기 위하여 하드웨어는 49.2%만 증가함을 Verilog-HDL 코딩을 통하여 확인하였다. 또한 기존 구조와 제안 구조가 같은 Throughput을 얻는 경우에는 전력소모가 25.4%가 감소하게 된다. 따라서 제안된 나비연산기를 사용하는 FFT 구조는 고속/저전력 FFT를 필요로하는 OFDM용 통신단말기에 사용될 수 있다.

• 한국통신학회논문지
• /
• 제31권6C호
• /
• pp.603-613
• /
• 2006

저전력 설계는 시스템의 소모전력을 줄임으로써 에너지 절약과 함께 휴대용 장치의 배터리 수명을 극대화시킴에 있어 직면한 가장 중요한 문제이다. 본 논문에서는 개량형 CSHM을 이용하여 저전력 DCT 구조를 제안하였다. 제안된 구조는 Computation Sharing Multiplication 연산 과정 중 불필요한 비트에 대한 연산을 수행하지 않는다. 실험 결과, 기존의 DCT 알고리즘과 동일한 연산 결과를 보이면서도 최대 약 9%의 소모전력이 감소하였다. 따라서 제안된 저전력 DCT 구조는 저전력 및 고성능으로 DCT 알고리즘을 처리해야하는 휴대용 멀티미디어 시스템에 적용이 가능하다.

• 대한임베디드공학회논문지
• /
• 제8권1호
• /
• pp.25-29
• /
• 2013

Recently ARM processor's processing power has been increasing rapidly as it has been applied to consumer electronics products. Because of its computing power and low power consumption, it is used to various embedded systems.( including vision processing systems.) Embedded linux that provides well-made platform and GUI is also a powerful tool for ARM based embedded systems. So short period to develop is one of major advantages to the ARM based embedded system. However, for real-time date processing applications such as an image processing system, ARM needs additional equipments such as FPGA that is suitable to parallel processing applications. In this paper, we developed an embedded system using ARM processor and FPGA. FPGA takes time consuming image preprocessing and numerical algorithms needs floating point arithmetic and user interface are implemented using the ARM processor. Overall processing speed of the system is 60 frames/sec of VGA images.

• 한국통신학회논문지
• /
• 제31권3C
• /
• pp.245-249
• /
• 2006

일반적으로 H.264/AVC 압축 표준의 CAVLC 복원 기법에 있어서 많은 횟수의 메모리 액세스가 요구되어진다. 그런데 이것은 상당한 전력 소모를 가져오기 때문에 DMB 및 비디오폰 서비스에 있어서 큰 문제가 된다. 이러한 문제를 해결하기 위하여 본 논문에서는 효율적인 run_before 복원 방식을 제안한다. 제안 방식에서는 산술 연산으로 구성된 FSM 기법을 토대로 하여 복호화시에 야기되는 메모리 액세스가 제거된다. 모의 실험 결과는 제안 방식에 의하여 화질의 손실이 발생하지 많으며 시스템 Power가 절약됨을 보여준다.