• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1914-1915
• /
• 2007

The period and strength of the pulse on the radial artery are important physiological factors, and they have been used to diagnosis in both Western and Eastern countries for a long time and has been developed as a unique method of diagnosis at each countries. Recently, there are a lot of systems which can give diagnosis information by recording the pulse wave and analyzing the characteristics of the pulse shape. This study describes the Pulse-Wave Measurement System which is able to measure the pulse wave signal using piezoresistive sensor and the pulse wave signal measured by the developed system is transmitted to a computer on the basis of the USB Driver. It has finally shown the the pulse wave signal measured by the sender is appeared to the host PC in real time. The Pulse-Wave Measurement System used the piezoresistive sensor to measure the pulse wave signal and the differential amplifier(AD620) to amplify the pulse wave signal which is small signal. And it used the ADC to convert analog to digital for the measured analog signal and the interface with a computer. It transmitted the measured pulse signal through USB transmission module to the host computer and Labview tool shows it. This Pulse-Wave measurement system will afford comvenience of detecting pulse wave to user related to oriental medicine.

• 대한전자공학회논문지SD
• /
• 제41권1호
• /
• pp.53-60
• /
• 2004

본 논문에서는 샘플링 주파수보다 더 높은 입력 대역폭을 얻기 위해서 개선된 부트스트래핑 기법을 적용한 l0b 150 MSample/s A/D를 제안한다. 제안하는 ADC는 다단 파이프라인 구조를 사용하였고, MDAC의 캐패시터 수를 $50\%$로 줄이는 병합 캐패시터 스위칭 기법을 적용하였으며, 저항 및 캐패시턴스의 부하를 고속에서 구동할 수 있는 기준 전류/전압 발생기와 고속 측정이 용이한 decimator를 온-칩으로 구현하였다. 제안하는 ADC 시제품은 0.18 um IP6M CMOS 공정을 이용하여 설계 및 제작되었고, 시제품 ADC의 측정된 DNL과 INL은 각각 $-0.56{\~}+0.69$ LSB, $-1.50{\~}+0.68$ LSB 수준을 보여준다. 또한, 시제품 측정결과 150 MSample/s 샘플링 주파수에서 52 dB의 SNDR을 얻을 수 있었고, 입/출력단의 패드를 제외한 시제품 칩 면적은 2.2 mm2 (= 1.4 mm ${\times}$ 1.6 mm)이며, 최대 동작 주파수인 150 MHz에서 측정된 전력 소모는 123 mW이다.

• 한국식품과학회지
• /
• 제19권2호
• /
• pp.129-133
• /
• 1987

마이크로컴퓨터를 식품가공 공정및 연구에서 자료수집및 제어에 응용하기 위하여 Apple ll 컴퓨터에 접속가능한 접속장치(接續裝置)를 설계 제작하였다. 또한 식품의 여러 공정에 주요한 변수가 되는 온도 및 무게값을 전기적 신호로 감지하는 센서와 A/D변환기(變換器)의 적정 입력전압범위 전환을 위한 증폭회로를 구성하였다. 이들을 연결시켜 필요한 BASIC어(語) 프로그램을 작성하여 식품건조 장치의 온도및 무게값의 측정장치로 활용 가능함을 보였다. 컴퓨터를 응용함으로써 공정자료의 정확성과 신뢰성을 향상시키고 여러가지 공정변수를 다량 수집할 수 있게되고 수집된 많은 자료를 용이하게 저장, 분석할 수 있었다. 본 실험장치에 여러가지 목적에 따라 필요한 측정 센서를 개발하여 부착(附着)함으로 비단 온도와 무게 측정뿐 아니라 제반(諸般)식품(食品)제조 공정과 실험의 자동화에 활용할 수 있는 기초적인 자료를 얻었다.

• 전력전자학회논문지
• /
• 제10권2호
• /
• pp.138-147
• /
• 2005

최근 급속도로 발전된 산업분야에서 요구되는 서보 시스템에서의 빠른 응답특성과 고도의 정밀성을 구현하기 위하여 고속의 연산을 수행할 수 있는 DSP(Digital Signal Processor)의 사용이 필수적이다. 그러나 기존의 DSP는 고속의 연산을 주력으로 전동기 제어에 필요한 PWM 게이팅 발생 장치와 엔코더 입력 장치, ADC(Analog to Digital Converter)등의 주변 장치를 포함하지 않았다. 이러한 추가적인 주변회로로 인한 제어 회로의 복잡성과 보드의 대형화 및 생산단가 상승의 요인으로 작용하였다. 따라서 본 논문에서는 연산 능력이 기존의 DSP에 뒤지지 않으며 전동기 제어 주변회로를 포함하고 있는 TMS320F2812 DSP를 사용하여 현재 산업 현장에서 사용되고 있는 SPMSM 서보 시스템을 제어하여 기존 제어기의 주변회로로 인한 문제점을 해결하고자 한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권3호
• /
• pp.274-286
• /
• 2016

This paper presents a 4-channel multi-rate vertical-cavity surface-emitting laser (VCSEL) driver. In order to keep the output power constant with respect to the process, voltage, temperature (PVT) variations, this research proposes automatic power and magnitude. For the fast settling time, the high-speed 10-bit time-interleaved Flash-successive approximation analog to digital converter (Flash-SAR ADC) is proposed and shared for automatic power and magnitude calibration to reduce the die area and power consumption. This chip is fabricated using $0.13-{\mu}m$ CMOS technology and the die area is $4.2mm^2$. The power consumption is 117.84 mW per channel from a 3.3 V supply voltage at 10 Gbps. The measured resolution of bias /modulation current for APC/AMC is 0.015 mA.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.861-862
• /
• 2015

In this paper we present a low area 12-bit SAR ADC (Successive Approximation Register Analog-to-Digital Converter). The proposed circuit is fabricated using Magnachip/SK Hynix 1-Poly 6-Metal $0.18-{\mu}m$ CMOS process, and it is powered by a 1.8-V supply. Total chip area is reduced by replacing the MIM capacitors with MOS capacitors instead of the capacitors consisting of overall part in chip area. The proposed circuit showed improved power dissipation of 1.9mW, and chip area of $0.45mm^2$ as compared to conventional research results at the power supply of 1.8V. The designed circuit also showed high SNDR (Signal-to-Noise Distortion Ratio) of 70.51dB, and excellent effective number of bits of 11.4bits.

• 한국항행학회논문지
• /
• 제23권2호
• /
• pp.97-103
• /
• 2019

본 논문에서는 페이딩(fading)에 의한 영향이 적은 실시간 목표물 변경이 가능한 유도무기에 적용할 수 있는 수신 모뎀을 설계 및 제작하는데 목적이 있다. 설계된 모뎀은 동기 검출기 (sync detector), 타이밍 추정부 (timing estimator), 타이밍 복원부 (timing recovery), 차동 복호기(differential decoder) 와 비터비 복호기 (viterbi decoder)로 구성되며, 이를 FPGA (field programmable gate array)로 구현하여 요구 사항에 맞춰 재설계 및 수정이 유연하도록 구현하였다. 제작된 모뎀 보드는 중간 주파수 (IF; intermediate frequency)에서 기저대역으로 직접 변환하였으며, ADC (analog to digital converter)를 통하여 디지털 데이터로 변환하였다. 모의실험과 측정 및 시험을 수행하여, 실시간 목표물 변경이 가능한 유도무기에 적용 가능하다는 것을 확인하였다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권3호
• /
• pp.145-148
• /
• 2015

In this letter, we present a new linearization method for a voltage controlled oscillator (VCO)-based quantizer in an analog-to-digital converter (ADC). The nonlinearity of the VCO generates unwanted harmonic spurs and reduces the signal-to-noise and distortion ratio (SNDR) of the VCO-based quantizer. This letter suggests a frequency-to-current feedback method to effectively suppress harmonic distortion. The proposed method decreases the harmonic spurs by more than 53 dB. And a VCO-based quantizer employing the proposed linearization method achieves a high SNDR of 74.1 dB.

• ETRI Journal
• /
• 제39권2호
• /
• pp.145-150
• /
• 2017

As wearable devices are powered by batteries, they need to consume as little energy as possible. To address this challenge, in this article, we propose a synergistic technique for energy-efficient approximate speech signal processing (ASSP) for wearable devices. More specifically, to enable the efficient trade-off between energy consumption and sound quality, we synergistically integrate an approximate multiplier and a successive approximate register analog-to-digital converter using our enhanced conversion algorithm. The proposed ASSP technique provides ~40% lower energy consumption with ~5% higher sound quality than a traditional one that optimizes only the bit width of SSP.

• 센서학회지
• /
• 제33권3호
• /
• pp.134-138
• /
• 2024

In this study, we propose a ternary D flip-flop using tristate ternary inverters for an energy-efficient ternary circuit design of sequential logic. The tristate ternary inverter is designed by adding the functionality of the transmission gate to a standard ternary inverter without an additional transistor. The proposed flip-flop uses 18.18% fewer transistors than conventional flip-flops do. To verify the advancement of the proposed circuit, we conducted an HSPICE simulation with CMOS 28 nm technology and 0.9 V supply voltage. The simulation results demonstrate that the proposed flip-flop is better than the conventional flip-flop in terms of energy efficiency. The power consumption and worst delay are improved by 11.34% and 28.22%, respectively. The power-delay product improved by 36.35%. The above simulation results show that the proposed design can expand the Pareto frontier of a ternary flip-flop in terms of energy consumption. We expect that the proposed ternary flip-flop will contribute to the development of energy-efficient sensor systems, such as ternary successive approximation register analog-to-digital converters.