• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.15-22
• /
• 2006

본 논문에서는 UWB(Ultra Wide Band)통신시스템을 위한 1.8V 8-bit 500MSPS의 D/A 변환기를 제안한다. 전체적인 D/A 변환기의 구조는 높은 선형성과 낮은 글리치 특성을 갖는 상위 6-MSB(Most Significant Bit) 전류원 매트릭스(Current Cell Matrix)와 하위 2-LSB(Least Significant Bit) 전류원 매트릭스로 구성된 2단 매트릭스 구조로 설계하였다. 또한 동일한 지연시간을 갖는 Thermometer Decoder와 고속 동작에서 전력을 최소화하기 위한 저 전력 스위칭 디코더(Current Switching Decoder Cell)를 제안함으로서 D/A 변환기의 고속 동작에서 성능을 향상시켰다 설계된 DAC는 1.8V의 공급전압을 가지는 TSMC $0.18{\mu}m$ 1-poly 6-metal N-well CMOS 공정으로 제작되었으며, 제작된 D/A 변환기의 측정결과, 매우 우수한 동적성능을 확인하였다. 500MHz 샘플링 클럭 주파수와 50MHz의 출력신호에서 SFDR은 약 49dB, INL과 DNL은 각각 0.9LSB, 0.3LSB 이하로 나타났으며, 이 때의 전력소비는 약 20mW로 기존의 8-bit D/A변환기에 비해 매우 낮음을 확인 할 수 있었다 D/A 변환기의 유효 칩 면적은 $0.63mm^2(900um{\times}700um)$이다.

• 한국산학기술학회논문지
• /
• 제13권2호
• /
• pp.801-807
• /
• 2012

본 논문에서는 LC 필터 기술을 기반으로 하는 주파수 단일 하향 변환기를 설계 및 제작하였다. 설계한 단일 하향 변환기는 저잡음 증폭기, 혼합기 IF 증폭기, LC 필터로 구성하였으며 DC block 커패시터와 RF bypass 커패시터로 구성된다. 설계한 변환기는 IC를 LC 필터로 대치하여 전력을 감소시키고 제작비용을 낮추어주는 효과를 보인다. 본 논문에서 설계, 제작한 단일 하향 변환기는 이득이 약 10dBm이고 70MHz에서 18MHz의 대역폭을 실현하였다.

• 한국전자파학회논문지
• /
• 제23권1호
• /
• pp.76-84
• /
• 2012

본 논문에서는 K-커넥터를 사용하지 않고 다수의 전력증폭기를 WR-28 도파관에서 전력 합성하기 위해 마이크로스트립 전송 선로를 도파관으로 직접 변환하는 2가지 형태의 개방형 E-평면 프로브를 최적 설계하고, 이를 활용한 변환기를 제작, 평가하였다. 중심 주파수 35 GHz에서 ${\pm}500MHz$의 대역폭을 가지며, 0.1 dB의 삽입 손실과 20 dB 이상의 반사 손실을 목표로 변환기 설계가 진행되었으며, 제작 시 발생할 수 있는 지그 가공 및 조립오차에 대한 특성도 3차원 전자기 시뮬레이션을 통해 고려하였다. 16 mm와 26.57 mm의 마이크로스트립 선로를 가지는 back-to-back 변환기 구조를 제작하였으며, 35 GHz에서 변환기 당 약 0.1 dB의 우수한 삽입 손실을 얻었고, Ka 대역 전체 주파수 영역에서 평균 0.2 dB의 삽입 손실 특성을 보였다. 반사 손실의 경우, back-to-back 구조가 Ka 대역에서 15 dB 이상의 특성을 보여 변환기 자체로는 20 dB 이상의 값을 가지는 것으로 파악되었다.

• 한국전자파학회논문지
• /
• 제24권3호
• /
• pp.259-269
• /
• 2013

본 논문에서는 다양한 기판 집적 도파관 전송선 두께를 가지는 시스템에 적용을 위해서 천공된 기판 집적 도파관 다단 E-plane 변환기를 제안한다. 본 제안 구조는 ${\lambda}_g/4$ 임피던스 변환기 원리를 적용하여 ${\lambda}_g/4$ 길이 내에 천공을 삽입한다. 천공된 기판 집적 도파관은 도파관 내부의 낮아진 capacitance를 통해 특성 임피던스가 증가되어 E-plane 변환기로 구현된다. 또한, 체비셰프 다항식을 적용하여 구현한 천공된 기판 집적 도파관 다단 E-plane 변환기는 대역폭을 개선하였다. 천공된 기판 집적 도파관 2단 E-plane 변환기는 11.45~13.6 GHz의 주파수 대역에서 삽입 손실 $1.57{\pm}0.11$ dB, 입력 반사 손실은 15 dB 이상으로 나타났다.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.271-275
• /
• 2014

회전하는 동기 좌표계 d-q 변환을 이용한 단상 능동 전력 필터의 새로운 제어기를 제안하였다. 힐버트 변환기를 사용하여 $90{\circ}$의 위상차를 가지는 두 개의 교류 신호를 만든다. 이 신호들을 회전하는 동기 좌표계 d-q 변환을 이용하여 기본파 성분을 직류로 변환할 수 있고 따라서 고조파 검출이 용이하다. 순시 유효 전력의 평균값을 구한다. 역률 보상을 하므로 전원 전류는 전원 전압과 동위상이다. 단상에서의 전력 공식으로부터 전원 전류의 크기를 알 수 있다. 능동 전력 필터의 보상 전류의 기준 신호는 전원 전류의 기준신호에서 부하 전류를 빼주면 구할 수 있다. 새롭게 제안된 제어기에 히스테리시스 전류 제어기를 적용하여 시뮬레이션 하였다. 능동 전력 필터가 부하전류의 고조파와 무효전력을 보상하여 전원 전류가 전원전압과 동위상이 되고 전원전류가 정현파에 가깝게 되는 것을 확인하였다. 힐버트 변환기는 전대역 여파기를 사용하여 구현하였다.

• 한국통신학회논문지
• /
• 제28권1C호
• /
• pp.14-23
• /
• 2003

본 논문에서는 2 Ms/s의 데이터 rate와 12-비트의 해상도를 갖는 Sigma-delta modulator의 구조를 제안한다. Sigma-delta modulator는 oversampling과 노이즈 shaping의 두 가지 특성으로 인해 낮은 해상도의 A/D 변환기와 결합하여 높은 해상도를 갖는 A/D 변환기의 구현이 가능하다는 장점으로 audio 응용 분야에 널리 사용되어 왔다. 그러나, Sigma-delta modulator를 무선 데이터 통신 등 다양한 응용 분야에서 사용하기 위해서는 좀더 높은 데이터 rate를 갖는 Sigma-delta modulator에 관한 연구가 필요하게 되었다. 본 논문에서 제안한 Sigma-delta modulator 구조는 기존의 64 내지 256의 oversampling비를 16으로 낮추어 sampling을 하여 기존의 수 십에서 수 백 Ks/s정도의 데이터 rate를 1 Ms/s 이상의 높은 데이터 rate에서 동작하도록 하였다. 그리고 두 개의 2차 Sigma-delta modulator를 Cascade 구조로 연결하고, 이득을 최적화하여 4차의 Sigma-delta modulator와 유사한 결과를 얻을 수 있었다. 내부에는 1-비트 A/D, D/A 변환기를 채용하여 부가적인 calibration 회로가 필요 없도록 하였다.

• 수산해양기술연구
• /
• 제34권1호
• /
• pp.85-95
• /
• 1998

어종의 식별을 위한 수중음향학적 정보를 수집하는 데 사용하기 위한 광대역 초음파 변환기를 개발할 목적으로 저주파용 Tonpilz형 초음파 변환기를 설계, 제작하고, 이 변환기의 음향 방사면에 $Al_2O_3$와 epoxy 수지를 서로 혼합하여 생성한 복합재료층과 폴리우레탄 수지로서 제작한 음향 정합층을 각각 직렬 접착시킨 복합구조 초음파 변환기의 광대역 주파수 특성에 대하여 분석, 고찰한 결과를 요약하면 다음과 같다. 1) Tonpilz형 transducer (head mass : 알류미늄 / 두께 22.0 mm, tail mass : 황동 / 두께 15.0 mm )의 음향 방사면에 두께 7.0 mm의 $Al_2O_3$와 epoxy 수지로서 생성한 복합재료층의 두께 18.0 mm의 폴리우레탄 수지로서 제작한 정합층을 직열접착한 복합 구조 초음파 변환기의 - 3 dB점에 대한 하한 및 상한 주파수 범위는 35.0~42.3 kHz (${\Delta}f=7.3 kHz)$이었고, 이 주파수 구간에 있어서의 송파전압감도의 최대치는 135.7 dB re $1\;{\mu}Pa/V$ 이었다. 2) Tonpilz형 transducer (head mass : 알류미늄 / 두께 23.0 mm, tail mass : 황동 / 두께 15.0 mm )의 음향 방사면에 두께 11.0 mm의 $Al_2O_3$와 epoxy 수지로서 제작한 복합재료층과 두께 15.8.0 mm의 폴리우레탄 수지로서 제작한 정합층을 직열접착한 복합 구조 초음파 변환기의 - 3 dB점에 대한 하한 및 상한 주파수 범위는 35.5~41.73 kHz (${\Delta}f=6.2 kHz)$이었고, 이 주파수 구간에 있어서의 송파전압감도의 최대치는 136.3 dB re $1\;{\mu}Pa/V$ 이었다. 3) 본 연구에서 시작한 복합구조 초음파 변환기에 chirp 신호(펄스 폭 4 ms, 중심주파수 40 kHz, 대역폭 40 kHz)를 인가하고, 수중방사음역에 있어서의 시간응답특성을 조사한 결과, 그 응답특성은 송신전압감도의 주파수특성과 매우 잘 일치하는 경향을 나타내었다. 이상의 결과로부터 본 연구에서 설계, 제작한 이중정합층을 갖는 복합구조 초음파 변환기는 단순구조의 Tonpilz형 초음파 변환기와 비교하여 비록 송파전압감도에 있어서는 약 5 dB 정도의 음향출력의 손실이 불가피하지만, 그 대신 주파수 대역폭을 약 5 재 정도 확대시킬 수 있는 장점이 있기 때문에 이 넓은 주파수 대역을 효과적으로 활용하면 어종식별을 위한 음향산란신호를 정량적으로 수집 및 평가하는 것이 가능하다고 판단된다.

• 한국전자파학회논문지
• /
• 제20권9호
• /
• pp.843-852
• /
• 2009

본 논문에서는 무인 항공기의 무선 통신 시스템에 소요되는 주파수 상향 변환기의 설계, 제작 및 평가에 대하여 기술하였다. 무인 항공기내 통신 시스템의 사양은 관제 장비와 무인 항공기간의 최대 통신 거리뿐만 아니라, 배치 및 정비 보수의 용이성을 위해서 특이성이 요구된다. 본 논문에서는 이와 같이 결정된 특이성을 고려하여 C-대역 주파수 $5.25{\sim}5.45\;GHz$에 동작하는 주파수 상향 변환기를 설계 구현하였다. 이때 주파수 상향 변환기는 통신 시스템의 최적의 동작을 위하여 일정 출력을 필요로 하는데, 이를 위해 자동 이득 제어 회로를 추가하였다. 제작된 변환기는 $-15{\sim}-10\;dBm$ 입력에 대해 일정 출력 $+2{\pm}0.5\;dBm$을 출력을 보였다. 또한 전 대역에서의 스퓨리어스가 -60 dBc 이하이며 인접 채널에 대한 누설 출력이 -40 dBc 이하의 결과를 보여주고 있다. 뿐만아니라 다수의 무인 항공기 적용 및 주파수 허가 대역의 이동을 고려하여, 주파수 상향 변환기 내의 국부 발진기 신호를 1 MHz 간격을 갖는 synthesizer로 구현하였으며, 제작된 synthesizer는 offset 주파수 100 kHz에서 -100 dBc/Hz의 위상잡음 특성을 가진다.

• 한국전자통신학회논문지
• /
• 제11권1호
• /
• pp.23-28
• /
• 2016

본 논문에서는 범 세계적으로 이용가능한 다중대역 디지털 위성방송용 Ku-대역 하향변환기를 설계하였다. 설계된 다중대역 하향변환기는 광대역 잡음 정합에 의한 3단 저 잡음 증폭회로와 10.7~12.75GHz의 입력신호를 VCO-PLL에 의한 저 위상잡음을 나타내는 4개의 국부발진주파수(9.75, 10, 10.75 및 11.3GHz)를 형성하고 디지털 제어에 의하여 4개대역 중 하나의 IF 주파수 채널을 선택할 수 있도록 설계하였다. 개발한 저 잡음 하향 변환기의 전체 변환이득 64dB, 저 잡음 증폭기의 잡음지수는 0.7dB, 출력신호의 P1dB는 15dBm, band 1반송주파수 9.75GHz에서 위상잡음은 -73dBc@100Hz를 나타내었다. 설계한 다중대역 디지털 위성방송용 하향변환기(LNB)는 국제적으로 이동하는 선박 등의 위성방송용으로 사용가능하다.

• 전자공학회논문지
• /
• 제54권2호
• /
• pp.47-52
• /
• 2017

본 논문에서는 생체 신호 처리를 위한 중간 속도를 갖는 A/D 변환기 설계를 위하여 1.8V 전원의 CMOS SAR(Successive Approximation Register) A/D 변환기를 설계하였다. 본 논문에서 C-DAC Array의 MSB단을 4분할하여 선형성을 향상시킨 10비트 SAR A/D 변환기 설계를 제안한다. 아날로그 입력이 인가되는 MSB 단의 전하가 충전되는 시간을 확보하여 선형성을 높였다. MSB단이 아날로그 입력을 샘플링하는 블록이기 때문에 초기 값을 보다 정교하게 받아들이는 원리를 통해 선형성을 확보하였다. C-DAC에서 Split 커패시터를 사용하여 면적을 최소화하고, 전력을 감소시켰다. 제안된 SAR A/D 변환기는 0.18um CMOS 공정을 이용하여 설계하였고, 공급 전압 1.8V에서 4MS/s의 변환속도를 가지며, 7.5비트의 ENOB(Effective Number of Bit)이 측정되었다. $850{\times}650um^2$의 면적, 총 전력소모는 123.105uW이고, 170.016fJ/step의 FOM(Figure of Merit)을 확인할 수 있다.