• Journal of Korea Society of Digital Industry and Information Management
• /
• v.8 no.2
• /
• pp.49-58
• /
• 2012

This paper is on an improved orthogonal projection method which can cancel the acoustic feedback signals in the digital hearing aids. Comparing with the NLMS algorithm which is widely used for simplicity and stability, it shows that this method has the improvement of the convergence performances, and has small computational quantities, for signals with the large auto-correlation as speech signals. This uses the improved orthogonal projection algorithm which reduces the correlation of signals. To verify the convergence characteristics of the proposed algorithm, we simulated about various input signals. The acoustic feedback canceller has a 12-bit resolution with 64-tap adaptive FIR filter. And we compared the results of simulation for this algorithm with the ones for the NLMS algorithm. By these works, it is proved that the feedback canceller adopting the proposed algorithm shows about 3.5dB more high SNR than the NLMS algorithm in the colored input signals.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2001.06a
• /
• pp.61-64
• /
• 2001

초저속 고압축 비디오는 고압축 부호화를 위해 주로 P-픽쳐 부호화 방법을 사용한다. P-픽쳐는 현재 프레임과 이전 프레임간의 데이터 의존성이 높기 때문에 전송시 패킷 손실이 발생할 경우 복원 영상에 심각한 화질 열화를 야기할 수가 있다. 따라서 본 논문에서 초저속 고압축 비디오 데이터에 대한 미디어내 동기화를 위해 TCP 기반 멀티스트림 생성 기법을 제안한다. 제안한 기법은 TCP 기반으로 신뢰성 있는 전송이 가능하며, 멀티 스트립을 통해 병렬 전송이 가능하므로, TCP 기반에서 네트워크 트랙픽에 의해 발생하는 지터에 민감하지 않아 최선의 서비스를 제공할 수 있다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2005.11a
• /
• pp.113-116
• /
• 2005

본 논문은 DOCSIS(Data Over Cable Service Interface Specifications)를 기반으로 하는 디지털 CATV(Cable TV)의 케이블 모뎀에서 적용이 가능한 이중모드 등화기의 모의실험 결과에 관한내용이다. 케이블 모뎀의 등화기는 훈련심벌이 없으므로 수신된 심벌을 가지고 채널을 보상하며 처음에는 블라인드 모드로 동작하다가 특정한 임계값보다 작을 경우 결정 지향 모드로 동작하는 이중모드구조를 가진다. 본 논문에서 AWGN과 rummler 채널을 사용하였으며, 64QAM과 256QAM에 대해 rummler 채널의 반사파 이득을 변화해 가면서 케이블 모뎀의 BER(Bit Error Rate)를 모의실험하였다. 또한 이중모드 등화기의 탭 수를 변화해 가면서 케이블 모뎀의 BER을 조사하였으며 fractionally spaced 이중모드 등화기와 symbol spaced 이중모드 등화기의 BER을 조사하였으며 FBF(Feedback Filter)의 유무에 따른 BER도 조사하였다.

• 전기의세계
• /
• v.36 no.3
• /
• pp.190-204
• /
• 1987

본고에서는 이중입출력 메모리(Dual-Port RAM)를 이용한 영상 입력장치(Image Memory)의 설계 및 그 제어 신호 발생기에 대하여 논하였다. 이중 입출력 메모리 소자인 TMS4161은 기존의 표준 64K x 1DRAM Port와 256bit의 내부적 Shift REgister와 연결된 Serial Port가 있어서, 실시간 영상 처리 및 그래픽 용으로 사용하기에 적합하나, 그 사용에 있어서 가장 어려운 문제로 제안된 주소 신호 발생기 및 요구중재기에 대한 해결 방안을 제시하였다. 또한 서로 독립적인 두개의 입출력 장치가 있다는 장점을 이용하여 하드웨어에 의한 실시간 처리도 가능한 구조로 쉽게 확장할 수 있어서 소프트웨어에 의한 실시간 처리로 가능하리라 사료된다. 앞으로는 512x512x8의 영상 메모리 구조 뿐만 아니라 1024x1024x8의 영상메모리 구조에 대하여 더욱 연구할 필요가 있다고 본다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2017.11a
• /
• pp.411-414
• /
• 2017

본 시스템은 LSA 또는 벡터공간 모델 방식을 이용하여, 문장 대 문장, 문서 대 문장, 다중 문서 간유사도 분석을 수행한다. 이는 문서의 특수문자를 제거한 뒤, 형태소 분석을 기반으로 단어를 추출하여 TF-IDF 가중치를 추출한뒤 행렬 계산을 통하여 Cosine 계산식을 사용하여 유사성을 검출하는 단계로 구성된다. 제시된 기법은 2개의 오픈소스를 이용하며, x86 기반 64bit Windows에서 개발되었으며, 60% 이상의 정확도를 나타낸다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.4 no.2
• /
• pp.106-109
• /
• 2004

A high-density 3-transistor cell one-time programmable (OTP) ROM array using standard CMOS Gate-Oxide antifuse (AF) is proposed, fabricated, and characterized with $0.18{\mu}m$ CMOS process. The proposed non-volatile high-density OTP ROM is composed of an array of 3-T OTP cells with the 3-T consisting of an nMOS AF, a high voltage (HV) blocking transistor, and a cell access transistor, all compatible with standard CMOS technology.

• Korean Journal of Computational Design and Engineering
• /
• v.15 no.1
• /
• pp.43-50
• /
• 2010

Generation of over one hundred million mesh is essential for getting an exact analysis result of penetration, combustion, and explosion of missile. But because no domestic modeler to support this exists and a modeler only for missile also has not been developed yet, it is too difficult to get this goal. In this research we develop a modeler only for an engineering analysis of missile using 64bit computing system to solve current problems.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2001.10a
• /
• pp.634-639
• /
• 2001

In this paper, we discuss optimum process conditions of Hemispherical Grained Silicon formation for high density DRAM'S capacitor. In optimum process renditions, the phosphorous concentration, storage polysilicon deposition temperature and thickness of hemispherical grain silicon are in the range of 3.0-4.0E19atoms/㎤, 53$0^{\circ}C$ and 40(equation omitted), respectively. in the 64M bit DRAM capacitor using optimum process conditions, limit thickness of nitride is about 65(equation omitted). The results obtained in this study are applicable to process control and HSG-Si formation for high reliability and high density DRAM's capacitor.

• Journal of Electrical Engineering and information Science
• /
• v.2 no.6
• /
• pp.74-81
• /
• 1997

Xcent-Net is a new system network designed to support a clustered SMP called SPAX(Scalable Parallel Architecture based on Xbar) that is being developed by ETRI. It is a duplicated hierarchical crossbar network to provide the connections among 16 clusters of 128 nodes. Xcent-Net is designed as a packet switched, virtual cut-through routed, point-to-point network. Variable length packets contain up to 64 bytes of data. The packets are transmitted via full duplexed, 32-bit wide channels using source synchronous transmission technique. Its plesiochronous clocking scheme eliminates the global clock distribution problem. Two level priority-based round-robin scheme is adopted to resolve the traffic congestion. Clear-to-send mechanism is used as a packet level flow control scheme. Most of functions are built in Xcent router, which is implemented as an ASIC. This paper describes the architecture and the functional features of Xcent-Net and discusses its implementation.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.15 no.3
• /
• pp.334-341
• /
• 2015

This research outlines the design of a HR-TDC (High Resolution Time-to-Digital Converter) for high data rate communication systems using a $0.18{\mu}m$ CMOS process. The coarse-fine architecture has been adopted to improve the resolution of the TDC. A two-stage vernier time amplifier (2S-VTA) was used to amplify the time residue, and the gain of the 2S-VTA was larger than 64. The error during time amplification was compensated using two FTDCs (Fine-TDC) with their outputs. The resolution of the HR-TDC was 0.15 ps with a 12-bit output and the power consumption was 4.32 mW with a 1.8-V supply voltage.