• 한국멀티미디어학회논문지
• /
• 제11권8호
• /
• pp.1111-1120
• /
• 2008

셀룰러 오토마타(CA: cellular automata)의 특징 중에서 확산과 국소적인 상호 작용(Local Interaction)은 암호시스템을 설계하는데 적합하여 암호 알고리즘, 의사난수 생성기를 비롯한 암호시스템의 설계 논리로 활용되고 있다. 국내에서는 2002년 CA 기법을 이용한 128 비트 블록 암호(CAB1)가 처음으로 소개되었고, CEC'04에서는 가역 CA를 이용한 64 비트 블록 암호(CAB2)가 제안되었다. 본 논문에서는 두 알고리즘이 각각 차분 공격과 통계 분석에 취약함을 보인다. 먼저, $2^{31.41}$의 선택 평문을 이용하여 $2^{13.41}$의 공격 복잡도를 갖는 CAB1에 대한 차분 공격을 소개한다. 그리고 CAB2는 제안 논문에서 224 비트의 안전성을 갖는다고 제안되었지만, CAB2의 키가 균일 성질을 만족해야만 하는 취약점을 이용하여 184 비트의 안전성만을 가짐을 보인다. 본 논문에서 제안하는 공격 결과는 이 CA 기반 블록 암호들에 대한 첫 번째 분석 결과이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권4호
• /
• pp.418-425
• /
• 2012

In this paper, efficient implementation of error correction code (ECC) processing circuits based on single error correction and double error detection (SEC-DED) code with check bit pre-computation is proposed for memories. During the write operation of memory, check bit pre-computation eliminates the overall bits computation required to detect a double error, thereby reducing the complexity of the ECC processing circuits. In order to implement the ECC processing circuits using the check bit pre-computation more efficiently, the proper SEC-DED codes are proposed. The H-matrix of the proposed SEC-DED code is the same as that of the odd-weight-column code during the write operation and is designed by replacing 0's with 1's at the last row of the H-matrix of the odd-weight-column code during the read operation. When compared with a conventional implementation utilizing the odd-weight- column code, the implementation based on the proposed SEC-DED code with check bit pre-computation achieves reductions in the number of gates, latency, and power consumption of the ECC processing circuits by up to 9.3%, 18.4%, and 14.1% for 64 data bits in a word.

• 한국전자거래학회지
• /
• 제5권1호
• /
• pp.55-73
• /
• 2000

Recently; EC(Electronic Commerce) is increasing with high speed based on the expansion of Internet. EC which is done on the cyber space through Internet has strong point like independence from time and space. On the contrary, it also has weak point like security problem because anybody can access easily to the system due to open network attribute of Internet. Therefore, we need the solutions that protect the security problem for safe and useful EC activity. One of these solutions is the implementation of strong cipher algorithm. NC(Nonpolynomial Complete) cipher algorithm proposed in this paper is good for the security and it overcome the limit of current 64bits cipher algorithm using 128bits key length for input, output and encryption key, Moreover, it is designed for the increase of calculation complexity and probability calculation by adapting more complex design for subkey generation regarded as one of important element effected to encryption. The result of simulation by the comparison with other cipher algorithm for capacity evaluation of proposed NC cipher algorithm is that the speed of encryption and decryption is 7.63 Mbps per block and the speed of subkey generation is 2,42 μ sec per block. So, prosed NC cipher algorithm is regarded as proper level for encryption. Furthermore, speed of subkey generation shows that NC cipher algorithm has the probability used to MAC(Message Authentication Code) and block implementation of Hash function.

• 정보보호학회논문지
• /
• 제10권4호
• /
• pp.107-112
• /
• 2000

본 논문에서는 DES(Data Encryption Standard)를 변형하여 설계된 HEA(Hangul Encryption Algorithm)을 차분분석 관점에서의 안전성에 대하여 고찰하고자 한다. HEA는 한글 64음절(1,024 비트) 입 ·출력이 되도록 설계된 56비트 키를 사 용하고 DES와 동일한 8개의 S-box를 적용한 16라운드 Fiestel 구조의 블록 암호알고리즘이다. 본 논문에서는 기존의 DES에 적용한 차분분석 기법이 동일하게 HEA에도 적용됨을 보이고 10라운드로 축소된 HEA 경우 선택평문공격(chosen plaintext attack)이 가능하며 일정한 확률에 의해 분석됨을 증명하였다.

• 정보처리학회논문지C
• /
• 제14C권5호
• /
• pp.431-438
• /
• 2007

RFID 시스템은 바코드를 대체하기 위한 무선 주파수 식별 기술로 유비쿼터스 환경을 구축하는 핵심 기술이다. RFID 시스템은 인식 속도 및 저장 공간 등 많은 편리성으로 사용이 급증하였지만 저가의 태그가 리더의 쿼리에 의하여 쉽게 동작하기 때문에 태그의 정보 노출에 따른 사용자 프라이버시 침해 문제가 발생하고 있다. 보안을 적용하기 위하여 많은 방식들이 연구되고 있지만 저가의 태그는 $5K{\sim}10K$ 게이트 정도의 연산 능력을 가지고 있으며 그 중 $250{\sim}3K$ 게이트 정도만을 보안에 할당할 수 있기 때문에 보안 적용이 어려운 실정이다. 따라서 본 방식은 64비트의 키를 분할하여 사용하며 연산을 최대한 줄여 Low-Cost RFID 시스템에 적용할 수 있는 상호 인증 방안에 대하여 제안한다. 기존 방식들은 96비트의 키를 4개로 분할하여 사용하였으나 본 방식은 경량화를 위하여 키 크기를 32비트 줄이고 7번의 통신 횟수를 5번으로 감소시켰다. 또한 두 개의 난수를 생성하는 기존 방식에 비하여 난수 한 개로 보안을 제공하기 때문에 더욱 효율적이라고 할 수 있다. 하지만 XOR 연산만으로 제공되지 못했던 무결성을 위하여 해쉬 함수를 사용하여 제안 방식의 확장을 추가하였다. 확장된 방식은 XOR 연산만을 사용하는 방식들보다 효율성은 제공되지 못하지만 인식 거리가 먼 RFID 시스템에서도 사용할 수 있도록 안전하게 제안된 방식이다.

• 한국컴퓨터정보학회논문지
• /
• 제12권2호
• /
• pp.63-70
• /
• 2007

DES는 64비트의 평문을 64비트의 암호문으로 암호화하는 블록 사이퍼 암호 시스템으로 1976년 표준으로 채택되어 20년 동안 전세계적으로 널리 쓰여왔다. 그러나 하드웨어와 암호 해독 기술의 발달로 인해 취약점이 드러난 DEB는 더 이상 안전하지 않기 때문에 암호화 강도를 높인 새로운 암호 시스템이 요구되었다. 이에 따라 여러 가지 방법이 제안되었으며, 그 중에서 NG-DES[1]에서는 키 길이의 확장과 비선형 f함수를 사용하여 기존 DES보다 암호화 강도를 높일 수 있었다. NG-DES는 기존의 DES를 64비트에서 128비트로 확장하면서 각 라운드에 사용되는 Fiestel 구조 또한 확장하였는데. 이 구조는 각 평문 비트 변화가 전체 암호문 비트에 영향을 미치지 못하는 단점을 가지고 있다. 본 논문에서는 NG-DES에서 제안된 확장 Fiestel 구조에서 라운드 간의 입출력 연결을 효과적으로 교차시킴으로써 혼돈과 확산을 증가시켜 암호화 강도를 높인 암호 시스템을 제안한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.788-791
• /
• 2010

본 논문에서는 인쇄공정기술로써 ETRI $0.8{\mu}m$ CMOS 공정을 사용하여 수동형 인쇄 RFID 태그칩용 64bit ROM을 설계하였다. 먼저 태그 칩의 제작단가를 줄이기 위하여 기존 실리콘 기반의 복잡한 리소그래피 공정을 사용하지 않고 게이트 단자인 폴리 층을 프린팅 기법 중 하나인 임프린트 공정을 사용하여 구현하였다. 그리고 �弼壅� ROM 셀 회로는 기존 ROM 셀 회로의 NMOS 트랜지스터대신에 CMOS 트랜스미션 게이트를 사용함으로써 별도의 BL 프리차지 회로와 BL 감지 증폭기가 필요 없이 출력 버퍼만으로 데이터를 읽어낼 수 있도록 하였다. $0.8{\mu}m$ CMOS 공정을 이용하여 설계된 8 행 ${\times}$ 8 열의 어레이를 갖는 64b ROM의 동작전류는 $9.86{\mu}A$이며 레이아웃 면적은 $311.66{\times}490.59{\mu}m^2$이다.

• 대한전자공학회논문지
• /
• 제26권7호
• /
• pp.42-49
• /
• 1989

본 연구에서는 영상에 한글 및 영문숫자로 구성된 문서정보를 심을 수 있는 새로운 통합 부호화 방법을 제안하였다. 계조도를 갖는 영상에 대해 임의의 단계로 재양자화한 화소들을 대응하는 마이크로 패턴을 할당하여 영상을 재구성한 후 이진 출력장치에 표시할 수 있다. 그리고 , 각 마이크로 패턴에 문자정보를 할당하여 심을 수 있다. 이러한 개념을 기초로, 고속 부호화 및 복호화 알고리듬을 구현하여 실험을 수행하였다. 실험결과, $64{\times}64$ 화소의 영상을 마이크로 패턴으로 이진화한 영상에 화소 당 평균 약 8.5비트의 문자정보, 즉 한글 2000자 또는 영문자 4000자 이상을 심을 수 있었다. 이를 이용하여 영상과 문서의 통합 개인 신상기록 시스템을 구현하였다.

• 한국음향학회지
• /
• 제14권1호
• /
• pp.40-47
• /
• 1995

본 논문은 redundancy를 제거함으로 해서 데이타의 축약을 할 수 있는 새로운 방법론 즉, 병렬 컴퓨터인 MasPar 머쉰에 적합한 새로운 데이타 구조를 제시하고자 하는데 그 주된 목적이 있다. 이것을 실제로 구현한 결과, 본 논문에 제시된 방법인 PDOCM (Parallel Dynamic Octal Compact Mapping)은 기존의 방법중 가장 효율이 좋은 것으로 나타난 Huffman 코드와 비교할때는 평균적으로 $30\%$정도, bit-mapping방법과 비교할때는 평균적으로 $40\%$ 정도의 우수성을 보였다. 그리고 10 백만개의 영문자를 이용해서 MasPar 기계에서 64개의 프로세서를 이용하여 구현시킨 결과 54.188의 가속화율을 얻으므로서 우수한 방법임을 알 수가 있었다.

• 전기학회논문지
• /
• 제64권10호
• /
• pp.1460-1468
• /
• 2015

As the number of IoT service increases, the interest of lightweight block cipher algorithm, which consists of simple operations with low-power and high speed, is growing. LEA(Leightweight Encryption Algorithm) is recently adopted as one of lightweight encryption standards in Korea. In this paper a pipeline LEA architecture is proposed to process large amounts of data with high throughput. The proposed pipeline LEA can communicate with external modules in the 32-bit I/O interface. It consists of input, output and encryption pipeline stages which take 4 cycles using a muti-cycle pipeline technique. The experimental results showed that the proposed pipeline LEA achieved more than 7.5 Gbps even though the key length was varied. Compared with the previous high speed LEA in accordance with key length of 128, 192, and 256 bits, the throughput of the pipeline LEA was improved 6.45, 7.52, and 8.6 times. Also the throughput per area was improved 2, 1.82, and 2.1 times better than the previous one.